電平轉轉換電路

2021-06-29 04:39:35 字數 1838 閱讀 6594

有一種電平轉換電路可以輕鬆的實現3.3v到5v,12v的電平轉換,暫時還沒嘗試。電路如下:

其中注意事項如下:

上圖中,s1,s2

為兩個訊號端

,vcc_s1

和vcc_s2

為這兩個訊號的高電平電壓

.另外限制條件為:1

,vcc_s1<=vcc_s2.2,

s1的低電平門限大於

0.7v左右(

視nmos

內的二極體壓降而定).3

,vgs<=vcc_s1.4,

vds<=vcc_s2

對於3.3v

和5v/12v

等電路的相互轉換

,nmos

管選擇ap2306

即可。此系統,慢速系統中可以應用。

原理如下:

電平轉換器的操作

在電平轉換器的操作中要考慮下面的三種狀態:

1   

沒有器件下拉匯流排線路。

「低電壓

」部分的匯流排線路通過上拉電阻

rp 上拉至

3.3v

。mos-fet

管的門極和源極都是

3.3v

,所以它的

vgs

低於閥值電壓,

mos-fet

管不導通。這就允許

「高電壓

」部分的匯流排線路通過它的上拉電阻

rp 拉到5v。

此時兩部分的匯流排線路都是高電平,只是電壓電平不同。

2   

乙個3.3v

器件下拉匯流排線路到低電平。

mos-fet

管的源極也變成低電平,而門極是

3.3v

。vgs

上公升高於閥值,

mos-fet

管開始導通。然後

「高電壓

」部分的匯流排線路通過導通的

mos-fet

管被3.3v

器件下拉到低電平。此時,兩部分的匯流排線路都是低電平,而且電壓電平相同。

3   

乙個5v

的器件下拉匯流排線路到低電平。

mos-fet

管的漏極基底二極體

「低電壓

」部分被下拉直到

vgs

超過閥值,

mos-fet

管開始導通。

「低電壓

」部分的匯流排線路通過導通的

mos-fet

管被5v

的器件進一步下拉到低電平。此時,兩部分的匯流排線路都是低電平,而且電壓電平相同。

這三種狀態顯示了邏輯電平在匯流排系統的兩個方向上傳輸,與驅動的部分無關。狀態

1 執行了電平轉換功能。狀態2 和

3 按照

i2c

匯流排規範的要求在兩部分的匯流排線路之間實現「線與

」的功能。

除了3.3v vdd1

和5vvdd2

的電源電壓外,還可以是例如:

2vvdd1

和10v vdd2

。在正常操作中,

vdd2

必須等於或高於

vdd1

(在開關電源時允許

vdd2

低於vdd1)。

r1可以省去,或者降到

100歐姆一下,不然影響速度。????

gate

上的電阻,主要還是怕萬一

mos燒掉會拖累燒掉電源吧,這種線路也不可能用來做高速應用的,這就夠了。

思路引用amos電子論壇。

電平轉轉換電路

有一種電平轉換電路可以輕鬆的實現3.3v到5v,12v的電平轉換,暫時還沒嘗試。電路如下 其中注意事項如下 上圖中,s1,s2 為兩個訊號端 vcc s1 和vcc s2 為這兩個訊號的高電平電壓 另外限制條件為 1 vcc s1 vcc s2.2,s1的低電平門限大於 0.7v左右 視nmos 內...

電平轉換電路 邏輯電平0和1的世界

我們生活在模擬訊號的世界中,但在數字電子裝置中,只有兩種狀態 開或關。使用這兩種狀態,裝置可以編碼,傳輸和控制大量資料。從廣義上講,邏輯電平描述訊號可以具有的任何特定的離散狀態。在數字電子學中,我們通常將研究限於兩個邏輯狀態 二進位制1和二進位制0。一 什麼是邏輯電平?邏輯電平是特定電壓或可以存在訊...

經典的MOS管電平轉換電路

各電路模組間經常會出現電壓域不一致的情況,所以模組間的通訊就要使用電平轉換電路了。上圖是用mos管實現的i2c匯流排電平轉換電路,實現3.3v電壓域與5v電壓域間的雙向通訊。掛在匯流排上的有3.3v的器件,也有5v的器件。簡化來看,留下i2c的一根線來分析就可以了,如下圖。分四種情況 1 當sda1...