乙個比較簡單的D觸發器4分頻verilog程式

2021-07-13 10:22:38 字數 728 閱讀 5220

** 

將兩個d觸發器級聯起來,前乙個d觸發器的輸出做為下乙個觸發器的時鐘輸入,就構成了乙個由兩個d觸發器形成的4分頻程式,**如下所示:

module d_ff_4div(clkin,reset_n,clkout);

input clkin,reset_n;

output clkout;

wire in1,in2,clkin_2;

reg out;

reg clkout_1;

assign in1=~clkout_1;

assign clkin_2=clkout_1;

assign in2=~out;

assign clkout=out;

always@(posedge clkin) 

//由第乙個d觸發器構成的2分頻程式;

begin

if(!reset_n)

begin

out<=0;

clkout_1<=0;

endelse

clkout_1<=in1;

endalways@(posedge clkin_2) 

//由第二個d觸發器構成的2分頻程式,時鐘輸入為上面的輸出;

begin

if(!reset_n)

out<=0;

else

out<=in2;

endendmodule

**經過驗證,歡迎高手批評指正。

D觸發器的二分頻電路

有時真的要感慨一下自己電路學的夠爛的,啥都不會,做示波器要學習分頻電路,學唄。將d觸發器的q非端接到資料輸入端d即可實現二分頻,說白了就是clk時鐘訊號的乙個週期q端電平反轉一次,很好理解。s 和r 接至基本rs 觸發器的輸入端,它們分別是預置和清零端,低電平有效。當s 1且r 0時,不論輸入端d為...

乙個簡單的觸發器

觸發器是與表有關的資料庫物件,在滿足定義條件時觸發,並執行觸發器中定義的語句集合。觸發器的特性 1 有begin end體,begin end 之間的語句可以寫的簡單或者複雜 2 什麼條件會觸發 i d u 3 什麼時候觸發 在增刪改前或者後 4 觸發頻率 針對每一行執行 5 觸發器定義在表上,附著...

乙個簡單的觸發器 Demo

背景 常見的表會有乙個updatedate欄位,用來標示表中資料最近一次被更新的時間 該功能可由程式實現 不再贅述 也可以由觸發器實現 use test go object trigger dbo autodatemodified script date 04 12 2010 17 37 43 se...