一、簡介
本文介紹如何使用邏輯分析儀，以測試stm32的延時函式的實際時長。
二、實驗平台
庫版本：stm32f10x_stdperiph_lib_v3.5.0
編譯軟體：mdk4.53
硬體平台：stm32開發板
**器：jlink
三、
博主：甜甜的大香瓜
****：[email protected]
香瓜ble之cc2541群：127442605
香瓜ble之cc2640群：557278427
香瓜ble之android群：541462902
香瓜微控制器之stm8/stm32群：164311667
甜甜的大香瓜的小店（**店）：
四、實驗前提
在進行本文步驟前，請先閱讀並實現以下博文：
1、《stm32之系統滴答定時器》：
五、基礎知識
1、邏輯分析儀是什麼？
答：邏輯分析儀是分析數字系統邏輯關係的儀器。
與示波器類似，邏輯分析儀能抓取引腳的電平時序。
2、邏輯分析儀和示波器的區別是什麼？答：
1）邏輯分析儀
①優點：
能同時抓取多通道（如8個通道、16個通道）的電平時序。
②缺點：只能觀察高低電平、不能檢視具體電壓大小。
2）示波器
①優點：能抓取到實際波形的形態。
②缺點：一般只能同時抓取最多4通道的電平時序。
所以，需要觀察多通道時序時，建議使用邏輯分析儀；需要觀察波形的具體形態時，建議使用示波器。
3、本文使用的邏輯分析儀是什麼？
2）基本介紹：此套邏輯分析儀非常強大，由於該軟體為國外開源軟體，因此售價非常便宜。該上位機軟體自帶協議分析，方便工程師檢視時序。
六、實驗步驟
1、測試**
gpio_resetbits(gpiob, gpio_pin_12);
gua_delay_us(1000000);
gpio_setbits(gpiob, gpio_pin_12);
2、硬體連線
3、上位機軟體使用
1）安裝賣家提供的軟體
2）配置並開啟邏輯分析儀
當上位機檢測到邏輯分析儀的usb正常連線時，會顯示connected。
七、實驗結果
**開發板並設定斷點在測試**中，可測得以下時序：
可以從上圖右框中看到時長為1.000110500s的低電平，而測試**中延時的是1s。
也就是1s有110.5us的誤差，香瓜認為這個誤差有些大，當然這個誤差包含io口置位時間+邏輯分析儀本身誤差時間。
注：香瓜將此邏輯分析儀與公司中的超大臺邏輯分析儀的結果進行對比，1s僅相差不到2us的區別。說明此廉價的邏輯分析儀還是挺準的。
Signal tap 邏輯分析儀使用教程
本系列將帶來fpga的系統性學習，從最基本的數位電路基礎開始，最詳細操作步驟，最直白的言語描述，手把手的 傻瓜式 講解，讓電子 資訊 通訊類專業學生 初入職場小白及打算高階提公升的職業開發者都可以有系統性學習的機會。signal tap 邏輯分析儀使用教程 在之前的設計開發時，利用modelsim得...
Vivado中使用邏輯分析儀ILA
fpga綜合出來的電路都在晶元內部，基本上是沒法用示波器或者邏輯分析儀器去測量訊號的，所以xilinx等廠家就發明了內建的邏輯分析儀。在vivado中叫 ila integrated logic analyzer 之前在ise中是叫chipscope。基本原理就是用fpga內部的閘電路去搭建乙個邏輯...
Vivado中使用邏輯分析儀ILA
fpga綜合出來的電路都在晶元內部，基本上是沒法用示波器或者邏輯分析儀器去測量訊號的，所以xilinx等廠家就發明了內建的邏輯分析儀。在vivado中叫 ila integrated logic analyzer 之前在ise中是叫chipscope。基本原理就是用fpga內部的閘電路去搭建乙個邏輯...