mosfet的溝道長度小於3um時發生的短溝道效應較為明顯。短溝道效應是由以下五種因素引起的，這五種因素又是由於偏離了理想按比例縮小理論而產生的。
它們是：
（1） 由於電源電壓沒能按比例縮小而引起的電場增大；
（2） 內建電勢既不能按比例縮小又不能忽略；
（3） 源漏結深不能也不容易按比例減小；
（4） 襯底摻雜濃度的增加引起載流子遷移率的降低；
（5） 亞閾值斜率不能按比例縮小。
（a） 亞閾值特性
我們的目的是通過mosfet的亞閾值特性來推斷閾值電壓到底能縮小到最小極限值.對於長溝道器件而言，亞閾值電流由下式給出
也可以寫成如下的形式
式中的cd為單位面積耗盡區電容。
是熱電壓,,在vds大於幾個熱電壓時等於
對上式兩邊取對數也可以寫成
從式中可以看出，當時，即當柵－源電壓等於亞閾值電壓時有亞閾值電流：
為了使時，器件可以關斷，我們可以令,則有
如果規定關斷時（當）的電流比在（當）的電流小5個數量級，兩邊相除則有
得到亞閾值電壓的最小值為如果則亞閾值電壓的最小值是,如果還想將閾值電壓降低到400mv左右，那麼就要減小的值，使
考慮到溫度對閾值電壓的影響，按比例縮小閾值電壓將更加困難。閾值電壓的溫度係數,導致
閾值電壓在溫度範圍（0－85℃）內的變化是85mv.製造工藝引起的最小變化也在50mv之間。工藝和溫度引起的變化合計為135mv左右。因此，對增強型的mos器件其閾值電壓一般都控制在之間。
（b） 短溝道效應使閾值電壓減小
對理想mosfet器件，我們是利用電荷映象原理匯出閾值電壓的表示式。見下圖。
式中忽略了溝道中的反型層電荷密度為最大耗盡層單位面積電荷
密度。這個電荷密度都由柵的有效面積控制。並忽略了由於源/漏空間電荷區進入有效溝道區造成的對閾值電壓值產生影響的因素。
圖中顯示了長溝道的n溝mosfet的剖面圖。在平帶的情況下，且源－漏電壓為零，源端和漏端的空間電荷區進入了溝道區，但只佔溝道長度的很小一部分。此時的柵電壓控制著溝道區反型時的所有反型電荷和空間電荷，如圖所示。
隨著溝道長度的減小，溝道區中由柵壓控制的電荷密度減小。隨著漏端電壓的增大，漏端的空間電荷區更嚴重地延伸到溝道區，從而柵電壓控制的體電荷會變得更少。由於柵極控制的溝道電荷區中的電荷數量會對閾值電壓造成影響，如式所示.我們可以用圖8.3所示的模型，定量的計算出短溝道效應對閾值電壓造成的影響。假設源/漏結的擴散橫向與縱向相等，都為jx。這種假設對擴散工藝形成的結來說是合理的，但對例子注入形成的結則不那麼準確。我們首先考慮源端、漏端和襯底都接地的情況。
在短溝道情況下，假定柵極梯形區域中的電荷有柵極控制。在閾值反型點，降落在溝道區的空間電荷區上的勢差為2fp，源和漏結的內建電勢差也約為2fp，這表明這三個空間電荷區的寬度大體相等。如圖8.3a。
假定梯形區內的單位面積平均電荷密度為,則有上式可以寫成
由圖8.3b 可以看出，有如下關係：由（8.15）式將（8.17）帶入（8.18）帶入（8.15）式帶入（8.15）式
與長溝道器件相比，短溝道器件閾值電壓表示式應該寫成
考慮短溝道效應後，mosfet器件的閾值電壓會降低。 在這個模型的假設下，只有減小源/漏結的深度和增大單位面積柵電容,，才能降低閾值電壓的偏移量。另外，式（8.22）是建立在源、溝道、漏的空間電荷區都相等的假設基礎上推導出來的，如果漏端電壓增大，這會使柵控制的溝道電荷數量減少，'l變短，使閾值電壓變成了漏極電壓的函式，隨著漏極電壓增大，n溝器件的閾值電壓也會減小
半導體器件
肖特基勢壘 當兩種材料接觸時，由於兩種材料的費公尺能級位置不同，接觸後必須兩側的費公尺能級一致，接觸面的真空能級相同。載流子擴散流動必須使接觸面兩側的費公尺能級相等才能達到平衡狀態。所以接觸後半導體的能帶因內建電場而彎曲，這樣接觸面形成了電子的勢壘，稱為肖特基勢壘，形成整流節。肖特基二極體 整流接觸...
半導體器件分類
半導體器件分類 一 電子器件 1.雙極 pn結 正嚮導通，反向截止 雙極型電晶體 bjt，bipolar junction transistor npn型，pnp型 bjt 基本功能 電流放大 流控開關 工作 發射結正偏，集電結反偏。發射區中的多子注入基區，在那裡他們變為少子。少子擴散過基區進入集電...
半導體分立器件廠商
半導體分立器件廠商 目前，全球半導體分立器件主要歐美日歐等國家地區壟斷，尤其在高階市場擁有絕對的話語權。由於國內廠商尚未形成規模效應與集群效應，所以其生產仍以 代工 模式為主。美國 美國半導體分立器件目前居於全球領先地位，擁有一大批如ti ir 國際整流器 diodes fairchild 被on收...