上圖時序反應了時鐘雙觸發器的同步電路最終輸出乙個穩定的訊號。
其實避免亞穩態的發生主要就是避免非同步訊號的時鐘，使用雙觸發器同步電路的精華就是將非同步訊號同步化操作。
下面分情況討論怎麼避免亞穩態：
1、 非同步復位電路：
非同步復位訊號相當於本地時鐘域是非同步訊號，同樣為了非同步訊號同步化，使用雙觸發器同步電路將非同步復位訊號同步到本地時鐘域。
2、 單位元非同步訊號：
對於單位元訊號使用以上使用的雙觸發器同步電路可以一定程度避免亞穩態的發生。
3、 多位元非同步訊號：
對於多位元訊號一般使用fifo來處理。由於fifo控制器可以分別用不同時鐘域來分別控制寫邏輯和讀邏輯。能將不同時鐘域很好的分割開。所以對於多位元資料跨時鐘域的fifo是乙個很好的選擇。
以上只是簡單的介紹了通用的預防亞穩態發生處理的方式，其實對於跨時鐘域訊號的處理還有很多侷限性，之後再與大家詳細討論。
亞穩態的世界
同步系統中輸入訊號總是滿足觸發器的時序要求，不會發生亞穩態。非同步系統中，由於資料和時鐘的關係不固定，所以可能會出現違反建立時間和保持時間的現象，出現亞穩態。並非所有不滿足建立和保持時間的輸入變化都會導致亞穩態。觸發器是否進入亞穩態和返回亞穩態所需時間取決於生產器件的工藝技術與外界環境。一般觸發器都...
脈衝邊沿檢測的亞穩態處理
一 原理脈衝邊沿檢測是乙個非同步系統設計中常常會使用到的方法。假設有乙個系統，時鐘域a是 50mhz 的時鐘域，它有乙個待檢測的變化訊號 test 存在時鐘域 b，利用此時鐘來檢測時鐘域a中 test 訊號的上下沿。現在需要分兩種情況討論 1 假設時鐘域 a的變化訊號 test 變化得非常快，最大快...
認識FPGA觸發器的亞穩態
邊沿型觸發器的輸出有兩個穩定狀態 高電平或者低電平。為保證可靠操作,必須要滿足觸發器的時序要求，也就是我們熟知的建立時間和保持時間。如果輸入訊號違反了觸發器的時序要求,那麼觸發器的輸出訊號就有可能會出現非法狀態 亞穩態。亞穩態是一種不穩定狀態,在一定時間後,最終返回到兩個穩定狀態之一。亞穩態輸出的訊...