數位電路有三種狀態：
高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，
可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，
具體視設計要求而定
上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！「電阻同時起限流作用」！下拉同理！
高電平，低電平可以由內部電路拉高和拉低。
而高阻態時引腳對地電阻無窮，此時讀引腳電平時可以讀到真實的電平值。高阻態的重要作用之一就是
i/o(輸入/輸出)口在輸入時讀入外部電平用。
高阻態，指的是電路的一種輸出狀態，既不是高電平也不是低電平，如果高阻態再輸入下一級電路的話，
對下級電路無任何影響，和沒接一樣，如果用萬用表測的話有可能是高電平也有可能是低電平，隨它後面接的東西定。
高阻態的實質：
電路分析時高阻態可做開路理解。你可以把它看作輸出（輸入）電阻非常大。
他的極限可以認為懸空。也就是說理論上高阻態不是懸空，它是對地或對電源電阻極大的狀態。
而實際應用上與引腳的懸空幾是一樣的。
浮空和高阻態的區別
懸空（浮空，floating）：
就是邏輯器件的輸入引腳即不接高電平，也不接低電平。由於邏輯器件的內部結構，
當它輸入引腳懸空時，相當於該引腳接了高電平。
一般實際運用時，引腳不建議懸空，易受干擾。
高阻態：
從邏輯器件內部電路結構來說，就是其輸出電阻很大，該狀態即不是高電平，也不是低電平。
當三態門處於高阻態時，無論該門的輸入如何變化，都不會對其輸出有貢獻。
高阻態相當於該門和它連線的電路處於斷開的狀態。(因為實際電路中你不可能去斷開它，
所以設定這樣乙個狀態使它處於斷開狀態)
主要理解高阻態：
高阻,其作用主要有：節電、將該引腳電流效果上斷開，避免其對系統上其它電路的不良影響。
三態門有乙個訊號控制端en 三態門輸出的三種狀態
三態指其輸出既可以是一般二值邏輯電路，即正常的高電平 邏輯1 或低電平 邏輯0 又可以保持特有的高阻抗狀態，那麼三態門輸出的三種狀態是什麼呢？三態門輸出的三種狀態 三態門的三種狀態為 高電平，低電平，高阻態 就是高阻抗，電阻很大，相當於開路 1 處於高阻抗狀態時，輸出電阻很大，相當於開路，沒有任何邏...
三態門有乙個訊號控制端en 三態輸出電路
就是具有高電平 低電平和高阻抗三種輸出狀態的閘電路,又稱三態門輸出電路。在固態機互聯板電路，i o 板電路中，除了以上幾種組合閘電路，三態閘電路也是必不可少的。一 電路組成 三態閘電路主要有ttl三態閘電路和 cmos三態閘電路.不難看出，二種輸出三態閘電路都是在普通閘電路的基礎上附加控制電路而構成...
程序的三態模型
程序一般有3種基本狀態 執行 就緒和阻塞。1 執行 當乙個程序在處理機上執行時，則稱該程序處於執行狀態。處於此狀態的程序的數目小於等於處理器的數目，對於單處理機系統，處於執行狀態的程序只有乙個。在沒有其他程序可以執行時 如所有程序都在阻塞狀態 通常會自動執行系統的空閒程序。2 就緒 當乙個程序獲得了...