verilog coding錯誤型別
命名1.訊號_n一般表示低有效，
訊號定義
暫存器溢位 一定要寫default，以防跑飛
封裝成ip
1.新建乙個工程
2.屬性設定
3.synthesis 生成ngc.file
4.生成乙個只含埠訊號的頂層檔案
5.工程b中
同步復位和非同步復位 復位訊號起作用的時間是否與時鐘對齊
同步復位的好處在於他只在時鐘訊號沿觸發，進行系統復位，降低了亞穩態的出現概率，但他需要消耗更多的器件資源
採用非同步復位的埠無需額外增加器件資源的消耗，亞穩態
建議使用非同步復位的模組重構全域性的擬同步復位訊號
復位訊號大多數都是低電平有效，這是為了統一電路處理，使得上電過程和按鍵按下過程處理電路一樣，在沒上電時，每個管腳都認為是低電平。如此，上電自然可以復位一下。
系統的輸入輸出可以分為兩類：第一種是和特殊介面協議的晶元，如dsp，mps等，這些晶元的輸入輸出介面的時序是固定的。另一種介面是高速資料通道。
針對第一種固定時序的介面時序，其實就是有限狀態機設計。這種設計的簡單思想，就是按照外邊晶元的時序，設計我們晶元的介面。
fpga做序列的資料運算就比較合適，dsp處理器做一些需要控制流程以及序列操作的工作更為得心應手
系統的功能劃分不僅僅需要考量功能是不是合適，也要考慮介面的複雜度
程式語言不用操心資料儲存的管理，數字邏輯設計就要自己設計，可以儲存資料的結構有ram（資源大，複雜），fifo（資料處理完就不再用這些資料的時候），還有d觸發器組構成的buffer（資源有限，實現和讀取結構簡單 ）。
FPGA 及數位電路基礎小知識（一）
布斯演算法 輸入兩個訊號a，b。輸出是乙個數值m a x b。對於n位乘數y，布斯演算法檢查其2的補碼形式的最後1位和乙個隱含的低位，命名為yi 1，對於不同的i，考察yi和yi 1，當兩位相同時，存放積的累加器p值不變，當yi 0且yi 1 1時，被乘數乘以2的i次方加到p中，當yi 1且yi 1...
數位電路基礎草稿
zynq名詞術語 ps 處理系統 processing system 就是與fpga無關的arm的soc的部分。pl 可程式設計邏輯 progarmmable logic 就是fpga部分。mio multiuse i o.與ps部分相連，對pl部分透明 不可見 純ps操作。emio extenda...
FPGA入門到精通系列1 數位電路基礎知識
本文主要介紹數位電路基礎知識，用最簡潔的內容介紹最核心的知識。1 數位電路是什麼？數位電路是利用電源電壓的高電平和低電平分別表示1和0，進而實現資訊的表達。模擬訊號 隨時間連續變化的訊號。處理模擬訊號的電路就是模擬電路。數碼訊號 隨時間不連續變化的訊號，離散變化。處理數碼訊號的電路就是數位電路。2 ...