關於IO口上拉電阻阻值問題的總結

2021-08-28 12:43:08 字數 1096 閱讀 6263

(1)如果是驅動led,那麼用1k左右的就行了。如果希望亮度大一些,電阻可減小,最小不要小於200歐姆,否則電流太大;如果希望亮度小一些,電阻可增大,增加到多少呢,主要看亮度情況,以亮度合適為準,一般來說超過3k以上時,亮度就很弱了,但是對於超高亮度的led,有時候電阻為10k時覺得亮度還能夠用。我通常就用1k的。

(2)對於驅動光耦合器,如果是高電位有效,即耦合器輸入端接埠和地之間,那麼和led的情況是一樣的;如果是低電位有效,即耦合器輸入端接埠和vcc之間,那麼除了要串接乙個1

~4.7k

之間的電阻以外,同時上拉電阻的阻值就可以用的特別大,用100k

~500k

之間的都行,當然用10k的也可以,但是考慮到省電問題,沒有必要用那麼小的。

(3)對於驅動電晶體,又分為pnp和npn管兩種情況:對於npn,毫無疑問npn管是高電平有效的,因此上拉電阻的阻值用2k

~20k

之間的,具體的大小還要看電晶體的集電極接的是什麼負載,對於led類負載,由於發管電流很小,因此上拉電阻的阻值可以用20k的,但是對於管子的集電極為繼電器負載時,由於集電極電流大,因此上拉電阻的阻值最好不要大於4.7k,有時候甚至用2k的。對於pnp管,毫無疑問pnp管是低電平有效的,因此上拉電阻的阻值用100k以上的就行了,且管子的基極必須串接乙個1

~10k

的電阻,阻值的大小要看管子集電極的負載是什麼,對於led類負載,由於發光電流很小,因此基極串接的電阻的阻值可以用20k的,但是對於管子的集電極為繼電器負載時,由於集電極電流大,因此基極電阻的阻值最好不要大於4.7k。

(4)對於驅動ttl積體電路,上拉電阻的阻值要用1

~10k

之間的,有時候電阻太大的話是拉不起來的,因此用的阻值較小。但是對於cmos積體電路,上拉電阻的阻值就可以用的很大,一般不小於20k,我通常用100k的,實際上對於cmos電路,上拉電阻的阻值用1m的也是可以的,但是要注意上拉電阻的阻值太大的時候,容易產生干擾,尤其是線路板的線條很長的時候,這種干擾更嚴重,這種情況下上拉電阻不宜過大,一般要小於100k,有時候甚至小於10k。

根據以上分析,上拉電阻的阻值的選取是有很多講究的,不能亂用,具體情況比較複雜,如果你是個萊鳥,那麼你盡量用小一些的,這樣犧牲一些電源功耗。不過最好請教一下有關人員。

關於51微控制器的I O口及外部拉電阻

對於51微控制器的i o口及外部拉電阻,常見到一些模糊認識。稍微總結一下,或許有點用處。p1,p2,p3口 對地有乙個電晶體做的開關,對電源是內部有個整合電阻 大約幾十k 200k前後 輸出時,是由內部電晶體拉到0,或由內部上拉電阻拉到1。輸入時,片內已有上拉,不存在輸入懸空的可能。如果資料來自外面...

關於I O上下拉電阻的應用總結

數位電路有三種狀態 高電平 低電平和高阻狀態。但有些場合卻不希望出現高阻狀態,通過上拉電阻或者下拉電阻就可以是電路處於穩定的狀態,具體視設計要求而定。上下拉電阻的應用道理類似,下面就以上拉電阻為例說明 1.上拉電阻的作用 當前端邏輯輸出驅動輸出的高電平低於后級邏輯電路輸入的最低高電平是,就需要在前級...

關於I O上下拉電阻的應用總結

數位電路有三種狀態 高電平 低電平和高阻狀態。但有些場合卻不希望出現高阻狀態,通過上拉電阻或者下拉電阻就可以是電路處於穩定的狀態,具體視設計要求而定。上下拉電阻的應用道理類似,下面就以上拉電阻為例說明 1.上拉電阻的作用 當前端邏輯輸出驅動輸出的高電平低於后級邏輯電路輸入的最低高電平是,就需要在前級...