ldo是個很簡單的器件，但是我跟客戶溝通的過程中，發現客戶工程師的技術水平參差不齊，有的工程師只是follow 別人以前的設計，任何原理和設計方法都不懂，希望大家看完這篇文章都能成為ldo 專家。
第乙個問題：什麼是ldo？
ldo即low dropout regulator，是一種低壓差線性穩壓器。我們常用的7805等等常常被稱為ldo，其實7805這種晶元dropout電壓大的不要不要的，以lm78l05為例，大電流的最小壓降要在2v以上，比如乙個應用需要6v轉5v,lm78l05就不合適了。
第二個問題：ldo為什麼能穩定？
ldo的原理框圖如下，輸出電壓經過反饋電阻分壓到fb引腳，當輸出電壓高於設定值時，內部迴路會改變驅動電壓，使得管子的導通壓降增大，從而降低輸出電壓。當輸出電壓低於設定值時，內部迴路會改變驅動電壓，使得管子導通壓降減小，從而提高輸出電壓。完美的閉環負反饋迴路。
第三個問題：ldo有哪些重要引數？
1. psrr(電源電壓抑制比)，是指ldo輸出對輸入紋波雜訊的抑制作用。這也是很多場合在dc/dc后級另加一顆ldo的原因（特別是後面接模擬感測器或者adc/dac時）。高psrr的ldo對紋波的抑制效果還是很明顯的。如tps71701就是一款高psrr的ldo.
那怎麼判斷ldo的psrr引數是否足夠呢，舉個簡單的例子，假設ldo前面的dc/dc的開關頻率是100khz，100khz處的psrr是50db，前端dc/dc 紋波大小100mv，那ldo之後的紋波=100mv/10(50/20)=0.3mv。
2. noise（雜訊效能），不同於psrr，雜訊是指ldo自身產生的雜訊訊號，低雜訊的ldo如lp5907等等可以很好的降低ldo產生的額外雜訊。雜訊一般計算出的值是有效值(rms)，也可以用peak to peak 來分析，那就需要再乘以乙個係數(如乘以6)。
3. low dropout voltage（低壓降），前面提到了這個引數，設計電路比如需要6v轉5v時，需要保持low dropout voltage引數<1 v。不過現在的ldo一般壓降都很低，像tps7a71系列的ldo，vdropout只有200mv。
4. transient response(動態效能)，一些應用場合，負載變化劇烈，就需要增加輸出電容的同時也盡量選用動態效能好的ldo晶元。比如lp5907就是一款動態效能良好的ldo。
5. thermal（溫度效能）.大家都知道ldo效率很低，那怎麼去校驗乙個ldo是否合適呢？首先計算功耗pd=（vin-vout）iout ，其次計算溫公升，這裡可以用熱阻rθja來計算，溫公升δt= pd*rθja ，最後計算晶元結溫tj= tambient+δt
6. iq（即靜態電流）一般電池供電的場合對靜態電流會有比較高的要求，一般ldo晶元的靜態電流的大小與晶元的其他效能成反關係，如低雜訊，高電源電壓抑制比，動態效能好的ldo靜態電流都偏大一些。低iq的ldo也比較多，像tps780系列的ldo，iq shutdown 只有18na.
總結
關於ldo 只要掌握以上技術要點就可以了，其實任何乙個知識點都並不是像我們想象的那麼簡單，希望大家以後能把技術做深，不僅知其然，更能知其所以然，這樣在今後器件選型的時候才能游刃有餘。如果你覺得這篇文章對你有幫助記得分享給你的小夥伴。
從此以後 css
綜合實訓練習 夕陽的背後 br 月牙悄悄爬上了夜空 br 回家的歸途 br 有誰在默默等候 br br 想給你快樂 br 卻不懂怎麼溫柔 br 只願陪伴在你的左右 br 哪怕一秒也足夠 br br 從此以後再也找不到那心動 br 你已刻骨銘心在我心中 br 從此以後不再由我陪你走到最後 br 鬆開手...
從此以後都不關我的事
為了我自己。為了當初的我 從此以後都不關我的事。在我靠同學，靠朋友，而我這些年是怎麼過的？這很清楚了。有的人，是不能理。第 一 我沒有那個理解能力，我耗不起，我自己要快樂，我不能做無用功。第 二 我不是那麼低下的，不是別人說什麼我就怎麼幹的，我不是那麼好收買的。第 三 有的人太自私了，無視別人的自由...