IC FPGA 設計資源整理推薦

2021-09-27 03:45:01 字數 1576 閱讀 6923

目錄

0 我的部落格

1 hdlbits

2 asic-world

3 fifo

4 一起學verilog

5 fpga之道系列!

7 opencores

8 fpga4fun

9 epanorama.net

10 edaplayground

11 all about circuits

(新網域名稱)

源網頁:

我的部落格:

這個**有很多寫好的**,難度一般,適合訓練使用。

幾個有關fifo的網頁:

同步fifo的寫法:

/article/details/90708011

設計fifo用到的雙埠ram的設計(非同步讀寫):

/article/details/90648811

答案在下面的部落格裡找:

verilog100題

/article/details/105223130

這確實是一本好書,能堅持看下去,定有很大收穫。

網易雲課堂上也有。

opencores是一群對開發硬體感興趣的人,他們的思想與開源軟體類似。 當前,重點放在稱為「智財權核」的數字模組上,因為fpga已將核的增量成本降低到大約為零。

隨便選乙個:

是vhdl的,不過管他呢,例化了就能用不是嗎?

這個**可以說很良心了,媲美asic-world,hdlbits等等,不得不說是乙個很好的入門以及提公升的資源!

數字IC FPGA推薦書籍

以下書籍全部為個人備戰秋招時閱讀過的,重點推薦第一本,只知道fpga不知道數字ic,可以好好讀讀這本書,能學到很多,面試前我都會翻一翻。超大規模積體電路系統導論 邏輯 電路與系統設計 高效能fpga系統 時序設計與分析 verilog與systemverilog程式設計陷阱 低功耗設計精解 綜合與時...

IC FPGA低功耗設計

功耗的構成 三個主要的功耗源 浪湧 靜態功耗和動態功耗 靜態功耗 也稱待機功耗,靜態功耗主要由電晶體的漏電流所導致的功耗 動態功耗 包括開關功耗或者稱為翻轉功耗 短路功耗或者稱為內部功耗。動態功耗影響因素 門寄生電容 時鐘翻轉率 時鐘頻率 供電電壓 降低功耗 應當在所有設計層次上進行,即系統級 邏輯...

自學資源推薦

群策群力,靠自學的兄弟們 性別歧視?都推薦些自己的自學方法和自學資源。我上大學時學習態度很差,是非常極品的那種。極品到什麼程度呢?有一門專業課,小班課,三十多人上。這門課我幾乎沒有曠過課,但是呢,我也從沒聽過講,都是帶本 或其它書去上課,然後看自己的。以至於後來進實驗室之後,在後來的聊天中我才知道實...