PCB設計資料看到最後才知道是福利

劉雅芳，張俊輝. 抗干擾角度分析六層板的佈線技巧. 天津光電通訊技術****技術中心.

介紹了六層板的佈線技巧，非常有用，畫多層板的強烈推薦。

an1258, "op amp precision design: pcb layout techniques", microchip.

我就是看著這個做運放的pcb的布局佈線的，看了非常多遍。

john ardizzoni. apractical guide to high-speed printed-cricuit-board layout. analog dialogue.

快速pcb設計的布局方法，簡單看了看，老外寫的東西含金量就是高。

美國國家半導體公司. 簡單開關電源pcb布局指南. 2023年7月.

這是乙份關於開關電源的布局佈線技巧，文章內有一些理論性的解釋。

科通集團cadence allegro基礎培訓. 共6期.

不得不說，對於使用cadence繪製pcb的project師們，科通集團的這份培訓ppt可謂價值不菲啊（基於cadence 16.5）。ppt中除了含有allegro的使用技巧外，還有非常多有價值的關於pcb設計中應該注意的一些問題（如：bga的十字扇出、散熱考慮等）。

假設設計的電路系統中包括fpga器件，則在繪製原理圖前必需使用quartus ii軟體對管腳分配進行驗證。（fpga中某些特殊的管腳是不能用作普通io的）

4層板從上到下依次為：訊號平面層、地、電源、訊號平面層；6層板從上到下依次為：訊號平面層、地、訊號內電層、訊號內電層、電源、訊號平面層。6層以上板（長處是：防干擾輻射），優先選擇內電層走線，走不開選擇平面層，禁止從地或電源層走線（原因：會切割電源層，產生寄生效應）。

多電源系統的佈線：如fpga+dsp系統做6層板，一般至少會有3.3v+1.2v+1.8v+5v。

3.3v通常是主電源，直接鋪電源層，通過過孔非常easy布通全域性電源網路。

5v一般可能是電源輸入，僅僅須要在一小塊區域內鋪銅。且盡量粗（你問我該多粗——能多粗就多粗，越粗越好）

1.2v和1.8v是核心電源（假設直接採用線連的方式會在面臨bga器件時遇到非常大困難），布局時盡量將1.2v與1.8v分開，並讓1.2v或1.8v內相連的元件布局在緊湊的區域，使用銅皮的方式連線，例如以下圖：

總之，由於電源網路遍布整個pcb，假設採用走線的方式會非常複雜並且會繞非常遠，使用鋪銅皮的方法是一種非常好的選擇！

相鄰層之間走線採用交叉方式：既可降低並行導線之間的電磁干擾（高中學的哦），又方便走線（參考資料1）。例如以下圖為某pcb中相鄰兩層的走線，大致是一橫一豎。

模擬數字要隔離，怎麼個隔離法？布局時將用於模擬訊號的器件與數碼訊號的器件分開，然後從ad晶元中間一刀切！

模擬訊號鋪模擬地，模擬地/模擬電源與數字電源通過電感/磁珠單點連線。

基於pcb設計軟體的pcb設計也可看做是一種軟體開發過程，軟體project最注重「迭代開發」的思想，我認為pcb設計中也能夠引入該思想，降低pcb錯誤的概率。

(1) 原理圖檢查，尤其注意器件的電源和地（電源和地是系統的血脈，不能有絲毫疏忽）

(2) pcb封裝繪製（確認原理圖中的管腳是否有誤）

(3) pcb封裝尺寸逐一確認後，加入�驗證標籤，加入�到本次設計封裝庫

(4) 匯入網表，邊布局邊調整原理圖中訊號順序（布局後不能再使用orcad的元件自己主動編號功能）

(5) 手工佈線（邊布邊檢查電源地網路，前面說過：電源網路使用鋪銅方式，所以少用走線）

總之，pcb設計中的指導思想就是邊繪製封裝布局佈線邊反饋修正原理圖（從訊號連線的正確性、訊號走線的方便性考慮）。

晶振離晶元盡量近，且晶振下盡量不走線，鋪地網路銅皮。多處使用的時鐘使用樹形時鐘樹方式佈線。

聯結器上訊號的排布對佈線的難易程度影響較大，因此要邊佈線邊調整原理圖上的訊號(但千萬不能又一次對元器件編號)

多板接外掛程式的設計：

(1) 使用排線連線：上下介面一致

(2) 直插座：上下介面映象對稱，例如以下圖

模組連線訊號的設計：

(1) 若2個模組放置在pcb同一面，例如以下：管教序號大接小小接大（映象連線訊號）

(2) 若2個模組放在pcb不同面，則管教序號小接小大接大

這樣做能放置訊號像上面的右圖一樣交叉。當然，上面的方法不是定則，我總是說，凡事隨需而變（這個僅僅能自己領悟），僅僅只是在非常多情況下按這樣的方式設計非常管用罷了。

PCB設計資料 看到最後才知道是福利