一、引言
為了提高傳輸速率和傳輸距離，計算機行業和通訊行業越來越多的採用高速序列匯流排。在晶元之間、板卡之間、背板和業務板之間實現高速互聯。這些高速序列匯流排的速率從以往usb2.0、lvds以及firewire1394的幾百mbps到今天的pci-express g1/g2、sata g1/g2 、xaui/2xaui、xfi的幾個gbps乃至10gbps。計算機以及通訊行業的pcb客戶對差分走線的阻抗控制要求越來越高。這使pcb生產商以及高速pcb設計人員所面臨的前所未有的挑戰。本文結合pcb行業公認的測試標準ipctm-650手冊，重點討論真差分tdr測試方法的原理以及特點。
二、ipc-tm-650手冊以及pcb特徵阻抗測試背景
ipc-tm-650測試手冊是一套非常全面的pcb行業測試規範，從pcb的機械特性、化學特性、物理特性、電氣特性、環境特性等各方面給出了非常詳盡的測試方法以及測試要求。其中pcb板電氣特性要求在第2.5節中描述，而其中的2.5.5.7a,則全面的介紹了pcb特徵阻抗測試方法和對相應的測試儀器要求，重點包括單端走線和差分走線的阻抗測試。
三、tdr的基本原理及ipc-tm-650對tdr裝置的基本要求
3.1 tdr的基本原理
圖1是乙個階躍訊號在傳輸線(如pcb的走線)上傳輸時的示意圖。而傳輸線是通過電介質與gnd分隔的，就像無數個微小的電容的併聯。電訊號到達某個位置時，就會令該位置上的電壓產生變化，就像是給電容充電。因此，傳輸線在此位置上是有對地的電流迴路的，因此就有阻抗的存在。但是該阻抗只有階躍訊號自身才能「感覺到」，這就是我們所說的特徵阻抗。
當傳輸線上出現阻抗不連續的現象時，在阻抗變化的地方階躍訊號就會產生反射的現象，如果將反射訊號進行取樣並顯示在示波器的螢幕上，就會得出如圖2所示的波形，從波形中我們可以看出一條被測試的傳輸線在不同位置上的阻抗變化。同時我們可以比較圖2中的兩個波形。這是使用兩台解析度不同的tdr裝置在測試同一條傳輸線時獲得的測試結果。對於傳輸線阻抗變化的反映乙個明顯而另乙個不明顯。tdr裝置感知傳輸線阻抗不連續的解析度取決於tdr裝置所發出的階躍訊號上公升時間的快慢，上公升時間快所獲得的解析度就高。而tdr裝置的上公升時間往往和測試系統的頻寬緊密相關，頻寬高的測試系統有更快的上公升時間。
從另外乙個角度來考慮，tdr裝置的系統頻寬限制了tdr測試的解析度。在ipc-tm-650測試手冊中對tdr裝置的上公升時間是按照系統上公升時間(tsys)來定義的。當我們要測量一台tdr裝置的系統上公升時間時，我們可以短路一台tdr裝置的輸出，此時可以測出該tdr裝置的(tsys)(上公升時間以及下降時間)。例如圖3的tdr裝置的系統上公升時間就高達28ps左右。
圖4是另一台tdr裝置的系統上公升/下降時間的測試結果，系統的上公升/下降時間在38ps～40ps之間。可見不同的tdr裝置在系統上公升/下降時間上是有很大的區別的，由此帶來的就是傳輸線阻抗測試解析度的很大不同。
系統上公升時間和解析度的關係可以用下列的公式來描述：
resolution= (tsys*v)/2，v為電訊號在被測試傳輸線上的傳輸速率。
為了方便測試者了解tdr測試的解析度以及pcb板走線的最小測試長度，在ipc-tm-650測試手冊的表4-1(圖5)中給出了速查資料。
3.2 ipc-tm-650手冊對差分tdr裝置的基本要求
ipc-tm-650測試手冊是一套非常全面的pcb行業測試規範，從pcb的機械特性、化學特性、物理特性、電氣特性、環境特性等各方面給出了非常詳盡的測試方法以及測試要求。在以往的ipc-tm-650手冊中，對pcb差分tdr測試的要求較為寬鬆。手冊中允許測試者根據tdr測試裝置的情況使用兩種不同的方法。
方法一：當測試者擁有差分tdr測試裝置時，測試裝置同時打出兩個幅度相等、方向相反的階躍脈衝，並通過這對差分訊號的相互作用直接測出差分走線的阻抗。
方法二：當測試者沒有差分tdr測試裝置時，測試裝置在差分走線(a線與b線)時，先在a線上打出階躍訊號，測試a階躍訊號在a線上的反射特性記作aa，同時測出a階躍訊號在b線上的感應訊號，記錄為ba。隨後，在b線上打出階躍訊號，測試b階躍訊號在b線上的反射特性記作bb，同時測出b階躍訊號在a線上的感應訊號，記錄為ab。通過對獲得的aa、ab、bb、ba四個數值進行計算可以得出差分走線的阻抗。該方法又叫做「super-position」。
但是在目前最新版本(2023年3月版)的ipc-tm-650手冊中，僅僅保留了方法一中的真差分tdr測試描述。而不再有方法二的「偽差分」tdr測試方法的描述
哇！一種很新穎的差分走線方式
一博自 高速先生原創文章 黃剛 說到差分線的設計方式，可能大家都覺得沒什麼新意，無非就是常見的gsg疊層的差分線或者是gssg形式的雙帶狀線差分，也就是我們所說的相鄰層差分。那麼以下的這種差分形式你見過了嗎？現在都流行以一種博眼球的形式來做標題，然後後面都是一些老掉牙的東東。但是！但是這不是我們高速...
PCB設計為何一般控制50歐姆阻抗？
做pcb設計過程中，在走線之前，一般我們會對自己要進行設計的專案進行疊層，根據厚度 基材 層數等資訊進行計算阻抗，計算完後一般可得到如下圖示內容。圖1 疊層資訊圖示 從上圖可以看出，設計上面的單端網路一般都是50歐姆來管控，那很多人就會問，為什麼要求按照50歐姆來管控而不是25歐姆或者80歐姆?首先...
高速差分訊號線的PCB佈線要求
高速訊號線主要包括 高速時鐘線 sdram資料線 高速通訊協議的資料線等。差分訊號線具有抗干擾能力強，訊雜比高，輻射小和頻寬容量大等優點，因此應用非常廣泛，例如usb can等。1 高速訊號線走線規則 線路阻抗可分為單端阻抗和差分阻抗。保持特徵阻抗連續 合適的終端匹配和端接電路必不可少，盡量不要t型...