乙個車牌識別系統先在matlab中實現，然後將其在fpga xilinx spartan-6上使用verilog實現。以下是fpga上系統的測試環境。
影象儲存器： 儲存10個影象並將其轉換為.dat格式（gray data）。我們使用$ readmemh（可復合）verilog 命令，通過讀取.dat檔案中的gray data來初始化記憶體。將10個影象轉換為gray格式，並使用matlab寫入.dat檔案。
車牌識別識別核心：使用 fpga上的開關作為「啟動」訊號來觸發此核心工作並輸出車牌號。
監視led ：當「完成」訊號是上公升沿時，該塊顯示車牌號。
完整verilog**及測試結果，參閱國外課棧
用Bresenham演算法在FPGA上實現小數分頻器
最近朋友問了乙個問題，輸入時鐘是33mhz，要分出一路2.048mhz的時鐘來，要求相位抖動盡可能小。我想到可以用計算機圖形學中繪製直線的bresenham演算法來解決，獲得成功。輸入時鐘是33000khz，輸出時鐘是2048khz，好比從原點畫一條到 33000,2048 的直線，用輸入時鐘驅動畫...
用Bresenham演算法在FPGA上實現小數分頻器
最近朋友問了乙個問題，輸入時鐘是33mhz，要分出一路2.048mhz的時鐘來，要求相位抖動盡可能小。我想到可以用計算機圖形學中繪製直線的bresenham演算法來解決，獲得成功。輸入時鐘是33000khz，輸出時鐘是2048khz，好比從原點畫一條到 33000,2048 的直線，用輸入時鐘驅動畫...
用Bresenham演算法在FPGA上實現小數分頻器
最近朋友問了乙個問題，輸入時鐘是33mhz，要分出一路2.048mhz的時鐘來，要求相位抖動盡可能小。我想到可以用計算機圖形學中繪製直線的bresenham演算法來解決，獲得成功。輸入時鐘是33000khz，輸出時鐘是2048khz，好比從原點畫一條到 33000,2048 的直線，用輸入時鐘驅動畫...