《數字邏輯設計與計算機組成》一練習

2021-09-23 02:34:52 字數 2060 閱讀 6913

3.1 現有乙個cpa (8),8位的cpa,完成以下練習:

a.    用非門和與非門設計乙個加法器,並給出所需邏輯門的總數量。使用第2章給出的全加器sop表示式實現。

b. 給出所需三極體總數量。

c. 設計乙個cpa (32)需要多少三極體?

3.2 計算下列2的補碼的和與差值。對於每個結果標明是否有溢位的情況。

3.3 給出1位pgu和1位cgu的pos表示式並用非門和或非門畫出它們的電路框圖,要求使用最少的邏輯門數量。

3.4 假設乙個8位加法器使用兩個4位cpa(標記為cpa1和cpa2)組成的,其中進製輸出c3作為cpa2的進製輸入。cpa1傳入原始進製輸入c-1。為了提高加法器的執行速度,c3的生成公式為c3 = g3 + p3g2 + p3p2g1 + p3p2p1g0 + p3p2p1p0c-1,其中p和g可以在0.3ns內生成。給出新的加法器可以提公升的速率值,δfac = 0.5ns。

3.5 設計和估計用以下模組實現的16位混合加法器的傳輸延遲:

a.    2個cla (8)模組

b. 4個cla (4)模組

c. 8個cla (2)模組

3.6 通過計算δcpa (8)與δcla (8)的比值比較δcpa (8)和δcla (8)速率。使用全加器的sop表示式。

3.7 用4位bcgu設計15位cla,其中每乙個bcgu輸出3個進製以及p和g訊號。

3.8 用1位2-1 mux設計乙個1位8-1 mux。假設與非門有0.1ns延遲,給出其傳輸延遲的估計。

3.9 用1位2-1和1位4-1 mux設計乙個1位8-1 mux。假設與非門有0.1ns延遲,4-1 mux用sop表示式實現,同時估計其傳輸延遲。

3.10 估計圖3-16中8位alu的傳輸延遲,假設與非門有0.1ns延遲,加法器用cla (8)實現,且只有2-1 mux可用。

3.11 證明圖3-22中的電路可以實現alu對映模組。

3.12 現有乙個8位位並行alu,其只能實現4個功能:加法、減法、按位與和異或。假設乙個加法器/減法器模組用乙個由cla (2)模組組成的混合加法器設計。此外,當進行按位計算時溢位標記必須遮蔽。假設只有8位2-1 mux可以選擇。完成以下練習:

a.    畫出資料通路並估計其傳輸延遲,假設非門和與非門有0.1ns延遲。

b. 給出其對映模組的真值表。

a.    根據進製與和值的傳輸延遲估計其傳輸延遲;即根據δfac和δfas。

b. 給出n位陣列乘法器的傳輸延遲公式。

3.18 現有8位陣列乘法器,cla (8)替換了最後一行的cpa (8)。假設δfac = 0.2ns,δfas = 0.3ns且cla (8) = 0.8ns,問新的乘法器可以比原來的乘法器執行多快?

3.19 用恢復除法演算法運算用n = 10101101除以d = 1110。你可以使用計算器進行二進位制運算來驗證你的結果。

3.20 首先通過設計乙個1位組合減法mux位片來設計乙個陣列除法器,使得傳輸延遲最小(例如,sop或者pos表示式);然後用其來設計4位位序列減法mux模組;且用其替換圖3-28中的4位減法和4位mux對。

3.21 用你熟悉的語言(或者用excel)寫出實現以下倒數除法演算法的程式,且當d = 1.0時做一次觀察。然後證明倒數除法演算法,計算q,等於n/d,用除法運算(/)計算。倒數除法演算法如下:

考慮到在計算q的過程中沒有除法操作;在n除以d中只用到了乘法操作和減法操作。這個演算法是在硬體intel x486處理器中作為浮點除法指令存在的。執行兩次程式,一次用輸入d = 1.99且n = 2.4,一次使用輸入d = 1.56且n = 2.4。考慮到d的尾數總是小於2(例如,d的最大尾數的二進位制表示為1.1111111…1 < 2,「浮點」型別中小數點後有23個1,「雙浮點」型別中小數點後有52個1)。

當d變為1.0時比較n值和用原始n(n0)除以(/)原始d(d0)(例如q = 2.4/1.99)求得的q值。對於某些i當di變為1.0時,比較ni和q = n/d。對於某些i,當di = 1.0時可以得到q = ni嗎?這兩次執行你注意到什麼?

《數字邏輯設計與計算機組成》一 1 3 計算機組成

邏輯設計要解決的是關於電路描述 綜合 最小化和 的相關問題,而計算機組成則研究電路部件及其物理關係,這些部件構成處理核心 cpu 處理器 儲存器 i o裝置控制器和介面,這些模組相互連線就構成計算機。例如,圖1 1中的暫存器檔案 加法器 乘法器和選擇器組成乙個資料通路。控制單元和資料通路 通過一系列...

計算機組成與設計1

第一講 1 計算機的總體層次結構 硬體 指令系統 軟體 系統軟體 作業系統 彙編器 編譯器 應用軟體 2 計算機程式執行過程 高階語言程式首先預處理,然後通過編譯器生成組合語言程式,組合語言程式經過彙編器生成可重定位的目標檔案,可重定位的目標檔案通過鏈結器連線到一起形成可執行的目標檔案。第二講 3 ...

計算機組成與設計2

1機器指令 計算機設計者賦予計算機實現某種基本操作的命令。2指令系統 一台計算機所有及其指令的集合,就像是乙個單詞表一樣。指令集是計算機硬體與計算機軟體的介面,從硬體設計者而言,is向cpu提出了要求 從系統程式設計師角度而言,通過is來使用硬體資源。可見,指令集的好壞決定了計算機的走向。3指令系統...