現代處理器的並行**或執行緒共享記憶體，需要保證資料一致性。
從軟體、硬體兩個角度考慮解決cache一致性。
現代處理器cache一般對程式設計師透明，isa一般只提供cache flush命令。如果靠軟體解決，對程式設計師負擔太大。
要求cache有雙埠，接受匯流排和相應cpu的資訊
cache block：有狀態位
為了保證cache一致性，而被清除資料的cache增加了miss
coherence miss不受cache大小影響，但會隨著cpu數量增加而增大
WINCE6 0體系結構學習
wince6.0的體系結構圖如下圖所示 圖1 wince的體系結構 根據上圖可以把wince6.0體系結構分為硬體層 oem層 作業系統層和應用層，這四層緊密合作，相互配合來完成從應用程式的呼叫到對硬體的操作和互動。1.硬體層 硬體平台的核心是嵌入式處理器，而嵌入式處理器的種類很多，處理能力和主頻的...
體系結構學習筆記 白話理解Tomasulo演算法
單位時間執行的指令數目是衡量cpu的一項重要指標，為了讓各個部件盡量處於工作狀態，於是提出了指令流水，但是隨之而來的問題就是因為程式之間的相關性，從而引起的流水線堵塞，影響了流水線效能。為了進一步提高流水線效能，就提出了亂序執行，也就是部分程式不需按照原先的順序執行。可以試想，若有一指令執行時間非常...
嵌入式系統 體系結構 學習筆記（2）
2007年10月29日星期一 緒論0 馮.諾伊曼計算機體系 l運算器，控制器，儲存器，輸入，輸出 l二進位制 表示 程式和資料 l程式和資料存放在儲存器中，計算機自動執行 1 cpu cpu由控制器和運算器組成 l控制器 統一指揮和協調計算機各部分工作以完成電腦程式指定的各種操作。由程式計數器，指令...