什麼是ram? 隨機讀寫儲存器
ram = sram + dram；
當cpu讀取主存時，將位址訊號放到位址匯流排上傳給主存，主存讀到位址訊號後，解析訊號並定位到指定儲存單元，然後將此儲存單元資料放到資料匯流排上返回給cpu。
什麼是mesi？
mesi 為了保證多個快取中共享資料的一致性，定義了 cache line 的四種狀態，而執行緒對 cache line 的四種操作可能會產生不一致的狀態，因此快取控制器監聽到本地操作和遠端操作的時候，需要對位址一致的 cache line 狀態進行一致性修改，從而保證資料在多個快取之間保持一致性。(m: modified e: exclusive s: shared i: invalid)cpu 中每個快取行（caceh line）使用 4 種狀態進行標記（使用額外的兩位(bit)表示）。
mesi出現之前的解決快取一致性的方案是匯流排鎖機制，這種解決方案效率低，鎖住匯流排期間，其他cpu無法訪問記憶體。在 cpu 中為了提高執行效率，加了多級快取和亂序執行優化。加了多級快取之後呢，會出現快取不一致的情況，解決的辦法就是定義了 mesi 等類似協議。
什麼是記憶體屏障？
對亂序執行優化帶來的問題，cpu選擇記憶體屏障來解決，即定義了一套指令集，什麼樣的指令不能執行亂序 優化。
計算機與網路篇 web快取機制
前端面試除了常見的js與css，也會問一些有關於計算機基礎，網路通訊類的知識，比如 快取機制，常見的狀態碼，三次握手等等，這一篇我們來介紹有關於快取機制的問題。web在向應用伺服器讀取資料並展示到瀏覽器的過程中會多次向資料庫請求 一般我們儲存資料時，都是使用rdbms 關係型資料庫 隨著資料量的增大...
計算機Cache基本原理
計算機裡面的記憶體一般情況下速度是比cpu要慢的多，所以為了解決這個問題，大家都想了很多辦法，其中有個是在cpu和記憶體之間增加乙個高速緩衝器cache的辦法。目錄 區域性性原理 結構和流程 實現方式 cache的對映方法 1 fully associated 全相連對映 3 set associa...
計算機視覺 self attention機制
先來看乙個翻譯的例子 i arrived at the bank after crossing the river 這裡面的bank指的是銀行還是河岸呢，這就需要我們聯絡上下文，當我們看到river之後就應該知道這裡bank很大概率指的是河岸。在rnn中我們就需要一步步的順序處理從bank到rive...