採用二進位制形式表示資料和指令；指令由操作碼和位址碼組成
採用儲存程式和程式控制：把編寫好的程式和原始資料預先放入計算機主儲存器中，使計算機工作時可以連續、自動、高速地從儲存器中去取出指令並執行
指令順序執行，程式分支由轉移指令實現
計算機硬體系統由運算器、控制器、儲存器、輸入裝置和輸出裝置組成
計算機以運算器為中心，資料的傳送通過運算器完成（現代以儲存器為中心）
哈弗結構：指令和資料分開存放，所以可以進行同時取指令和資料。按介質分類：半導體儲存器（主存），磁表面儲存器（磁碟）、光碟儲存器（cd）
按訪問方式：隨機儲存器（半導體儲存器）、順序儲存器（磁帶）、半順序儲存器（磁碟）
按讀寫功能：唯讀儲存器（rom），讀寫儲存器（ram）
按資訊可儲存性：易失性儲存器（ram），非易失性儲存器（rom）
按在計算機系統中的作用：主存、輔存、cache、暫存器
儲存器設計的主要根據是程式的區域性性原理（時間區域性性，空間區域性性）
特點：cpu可以直接從cache中獲得資訊，從而提高訪存的速度，cache和主存之間的資訊排程由輔助硬體完成。
特點：採用虛擬儲存技術，把主存輔存看成乙個整體，速度取決於主存，容量取決於輔存，主存和輔存之間的資訊排程由輔助硬體和作業系統共同完成。
通常用儲存容量、訪問週期、儲存器頻寬來反映儲存器的效能。
主儲存器由解碼器、驅動器、儲存體、讀/寫電路等組成。
sram
dram
工作原理
雙穩態觸發器
電容儲存電荷
重新整理不需要重新整理
需要重新整理
位址復用
不復用按行列位址先後傳送
整合性整合度低
整合度高
功耗功耗大
功耗小速度快慢
作用cache
記憶體虛擬儲存器是指具有請求調入功能和置換功能，能從邏輯上對記憶體容量進行擴充的一種儲存系統
採用高速部件，選用訪問周期短的晶元
採用並行操作的多埠儲存器
在cpu與主存之間加入cache（高度快取儲存器）
使用多體交叉儲存器
位於cpu和主存之間的高速小容量的儲存器，一般有sram構成
用來解決cpu和主存速度不匹配的問題
理論基礎是程式訪問的區域性性原理
cache中儲存頻繁使用的指令和資料
cache的內容時主存部分內容的副本，功能均由硬體實現，對程式設計師透明
dram是由電容的原理儲存資訊的，電容上的電荷要放電，為了維持所存的資訊，需要在一段時間內（2ms），將所存的資訊讀出來再重新寫入，這一過程叫重新整理。
讀操作：位址送到cpu片內匯流排，並送入位址暫存器（ar），控制器發出儲存器讀命令訊號，啟動儲存器讀操作，並將讀出的資料從資料匯流排放到資料暫存器（dr）中。
寫操作：位址送到cpu片內匯流排，並送入ar，送資料到dr中，dr將資料送到資料匯流排，控制器發出儲存寫命令訊號，啟動儲存器寫操作。
指令由操作碼和位址碼組成。操作碼用來指明該指令要完成的操作，位址碼用來尋找執行操作所需要的運算元。
指令：一組有意義的二進位制**
指令系統：一台計算機所有指令的集合
機器字長：cpu一次能處理資料的位數，通常與暫存器的位數有關
指令字長：指令二進位制**的總位數
儲存字長：儲存單元中存放二進位制**的總位數，即儲存器mdr的位數
cisc和risc比較：
risc更能充分利用vlsi晶元的面積
risc更能提高運算速度
risc便於設計，可降低成本，提高可靠性
risc有利於編譯程式的**優化
指令的位址碼提供乙個運算元位址，另乙個運算元由計算機隱含提供，結果存放在a1中
兩個運算元由兩個位址碼提供，結果存放在a1中
採用可變操作碼長度格式，操作碼的長度隨位址數的減少而增加。另外根據指令出現的頻率來分配操作碼的長度，使用頻率高的指令分配較短的操作碼，而頻率低的指令分配較長的操作碼，從而在滿足需要的前提下，有效地縮短了指令長度。
好處：豐富程式設計手段，方便程式的設計，提高程式的執行效率
壓縮程式占用的儲存空間，使指令的位址碼盡可能縮短，訪問的儲存空間盡可能的大。
定址方式分為兩種：指令定址和運算元定址
指令定址：順序定址（pc+1），跳躍定址（jmp指令）
資料定址：立即定址，暫存器定址，直接定址，間接定址，暫存器間接定址，暫存器相對定址，基址定址，變址定址，基址變址定址
立即定址：位址欄位為運算元
暫存器定址：運算元在cpu內部的暫存器，不需要訪問儲存器，指令指定暫存器號
直接定址：位址欄位是運算元在記憶體中的位址
間接定址：位址欄位是運算元位址在記憶體中的位址
基址變址定址：ea=a+（r）+（ix）；
指令週期—若干機器週期—若干時鐘週期
功能：從儲存器中取指令、指令解碼、產生控制訊號並控制計算機系統各部件有序地執行，從而實現指令功能。
根據pc取指令到ir。將pc的內容送到mar中，根據mar中的位址獲取到指令送到mdr中，再送到指令暫存器ir中
指令解碼並送出控制訊號。控制器根據ir中指令的操作碼生成相應的控制訊號，送到不同的執行部件中
取數操作。將ir中指令的位址碼送到mar中，根據mar中的位址獲取到運算元，並送到mdr中，再送到alu中
同步控制方式，控制器產生統一的、順序固定的、周而復始的機器週期訊號和時鐘週期訊號，電路簡單，執行速度慢
非同步控制方式：每個微操作的時鐘週期個數可能不同。
聯合控制方式：在功能部件內部採用同步控制，在功能部件之間採用非同步控制。
取址週期：取指令的時間
執行週期：取出運算元並執行相應的操作並將結果儲存在給的暫存器中
字段直接編碼：相斥性微命令分在同一字段，相容性微命令分在不同欄位內。
字段間接編碼
垂直型微指令：採用短格式，一條微指令只能控制一兩種微操作
比較：水平型微指令並行操作能力強，指令高效，快速，靈活，，垂直型微指令比較差
水平型微指令執行一條指令時間短，垂直型執行執行時間長，需要解碼才能發出微命令
水平型微指令構成的微程式字長而程式短，垂直型微指令字短而程式長根本區別在於微操作控制訊號的產生方法不同：微程式控制器事先將編寫好的微**放入控制儲存器中，執行過程中在需要的時再從控制儲存器中讀取並送出；而硬佈線控制器是由組合邏輯電路產生微操作控制訊號。
從電路整齊性來說，微程式控制的電路相對整齊，而硬佈線控制器電路設計較為繁瑣，不整齊
從指令系統的易擴充性來說，微程式控制器易修改和擴充，而硬佈線控制器不易修改和擴充
微程式控制器執行指令的速度來說相對硬佈線控制器要慢
微程式控制器主要用於cisc，硬佈線控制器主要用於risc
dma和通道都是以記憶體為中心，實現裝置與記憶體直接交換資料。中斷概念：計算機在執行程式的過程中，出現異常情況或者特殊請求時，cpu暫停執行當前的指令流程，去處理外部裝置或硬體的中斷訊號，最後返回現行程式中斷處的過程在dma中，資料的傳送方向、存放資料的位址以及資料塊的大小都是cpu控制的
在通道中，這些都是由通道控制的。
dma方式每台裝置至少需要乙個dma控制器，乙個通道控制器可以控制多台裝置。
功能分類：
輸入輸出中斷：i/o傳輸結束或出錯中斷
外中斷：時鐘中斷、操作員控制台中斷、通訊中斷
機器故障中斷：電源故障、主訪問指令錯誤
程式性中斷：定點溢位、使用者態下用核心態指令、非法操作
訪管中斷：對作業系統提出某種需求時所發出的中斷
中斷請求：中斷源向cpu發出中斷訊號
中斷處理：
遮蔽中斷
對同時到達中斷的優先處理高優先順序中斷
中斷巢狀處理，在處理低優先順序中斷時允許高優先順序中斷發生（開中斷的情況下）
中斷向量表，引導cpu轉向相應的中斷或異常處理程式
中斷響應具備條件：中斷響應：保護現場和恢復現場有中斷源提出中斷請求
cpu允許中斷及開中斷
一條指令執行完畢後
程式執行所處的狀態
指令的執**況
程式執行的中間結果
中斷/異常響應過程：
將當前程式斷點（pc）及 程式狀態字 （psw）存入臨時暫存器中（中斷隱指令）
根據中斷id找到中斷向量表中相應的中斷向量單元：psw–>psw，中斷服務程式入口–>pc
中斷服務：
切換到核心棧
臨時暫存器中的ps和pc存入到核心棧
開始執行中斷/異常處理程式
中斷返回：回到cpo原來的程式斷點處繼續執行
計算機組成原理cu 計算機組成原理 計算機概論
現代計算機樣式千奇百怪，常見的有我們的筆記本，台式電腦，也有各種伺服器 手機 攝像頭等都屬於計算機範疇。計算機包含我們看得見摸得著的計算機實體，稱為計算機硬體，如cpu 記憶體 各種掛接裝置等 還有我們看不見摸不著的軟體，它支援著硬體按照我們的預想在操作，包括系統軟體和應用軟體 計算機硬體樣式千奇百...
計算機組成原理知識簡介
計算機，通俗的講就是乙個會計算機的機器，跟初中學數學時用的計算器沒多大區別，無非是變得比較複雜而已。個人理解 1 其實人也是一台計算機 不過有點特殊，並且在某些方面來說是比電子計算機高階 富有感情 人外部的器官 眼，耳，手腳。相當於計算機的外部裝置 滑鼠，鍵盤，顯示器，音響。內部的cpu相當於人大腦...
計算機組成原理
1計算機系統概論 1.1 計算機簡介 計算機由 硬體 和 軟體 組成。硬體 是看得見摸得著的各種電子元器件，各類光，電，機裝置的實物組成，如主機，外設等等。軟體 是看不見摸不著，由人們事先編製成具有各類特殊功能的資訊組成。計算機的三層結構 高階語言 組合語言 機器語言 微指令系統。計算機組成與計算機...