sr鎖存器是（set-reset-latch）是靜態儲存單元中最基本、也是電路結構最簡單的一種，通常由兩個或非門或者與非門組成。
在單獨的閘電路中，所有輸出均隨著輸入發生變化，不起資料鎖存的作用，但是當兩個或非門組合成以下電路時，就有鎖存的作用了。
可以看到，sr鎖存器有兩個輸入端，乙個sd（稱為置位端或者置1輸入端），乙個rd（稱為復位端或者置0輸入端）。
我們以多種輸入情況的一種來分析：先sd輸入1，rd輸入0，再sd輸入0，rd輸入0。從sd端開始分析
1、先sd輸入1，rd輸入0。當sd = 1時，不管這時q為多少，g2的或非輸出為q』 = 0，並且q』與rd = 0或非輸出q = 1。
2、再sd輸入0，rd輸入0。這時sd = 0，rd = 0，q = 1，q』 = 0。sd = 0與上乙個狀態的q = 1或非輸出下乙個狀態的q』（記為q』*，稱為次態） = 0；rd = 0 與上乙個狀態的q』 = 0或非輸出下乙個狀態的q（記為q*，稱為次態）=1。
可以看到，即使輸入rd和sd改變，輸出端的q和q』並沒有改變，達到了鎖存的作用。
當然，也可以讓資料發生變化，具體輸入如下：
1、當輸入sd = 0，rd = 0，資料q保持不變；
2、當輸入sd = 1，rd = 0，不管上個q為多少，資料q變為1，q = 1；（這就是置位端這個名字的意義）
3、當輸入sd = 0，rd = 1，不管上個q為多少，資料q變為0，q = 0；（這就是復位端這個名字的意義）
注意：當rd = 1和sd = 1時，不管上個狀態q和q』為多少，輸出q和q』均為0，此時的狀態不確定。所以輸入的時候要滿足：rd & sd = 0。
具體原理和或非門原理一樣。只是狀態特性轉換的條件不一樣。
注：上述所有均來自《數字電子技術基礎（閻石）》
數字電子技術基礎
2.4.4具有約束的邏輯函式的化簡 1.產生原因 在實際的邏輯命題中，常常會由於外部條件的限制，輸入變數的某些取值組合根本就不會出現，即有些輸入變數的組合所對應的函式值既不是邏輯1也不是邏輯0.例如 a b c中有的某些取值組合按實際規定不會出現，這說明a b c之間有一定的制約關係，因此稱這三個變...
數字電子技術基礎（五） 編碼器
編碼器 在數字系統中，為了區分一系列不同的事物，將其中的每個事物用乙個二值碼來表示。編碼盡量要求 將多個輸入的狀態用最少資源來表示。在嵌入式中，編碼器的乙個功能是節約io口，可以用很少的io來讀取更多的輸入狀態。編碼器大致有兩種分類，一種是普通編碼器，一種是優先編碼器。在普通編碼器中，任何時刻只允許...
數字電子技術基礎（七） 加法器
兩個二進位制數之間的算術運算，無論是加減乘除，目前在數字計算機 數字系統 中都是化作若干次加法運算進行的。因此，加法器是構成算術運算器的基本單元。如果不考慮有來自低位的進製輸入，將兩個一位二進位制相加，稱為半加。實現半加的電路為半加器。半加器的真值表 a b為輸入，s為a b相加的和，co為進製輸出...