plc程式設計中經常用到上公升沿和下降沿，大家知道它們的工作原理嗎，今天工野就給大家介紹一下上公升沿和下降沿是如何產生的，讓大家知其然更知其所以然，這樣大家在使用上公升沿和下降沿時會更得心應手。
我們以西門子s7-300/400plc為例，在使用上公升沿時會有這樣的配置。
為什麼在使用i0.0的上公升沿時需要加乙個輔助變數m0.0呢，這就需要從上公升沿產生的原理說起。
大家都知道，plc程式是乙個掃瞄週期接著乙個掃瞄週期迴圈執行的，要判斷乙個bool量的上公升沿/下降沿plc必須知道上乙個掃瞄週期這個bool量的值，這時就需要乙個專用的儲存位址來存放上個掃瞄週期的變數值，這就是西門子s7-300/400plc中檢測上公升沿/下降沿需要配置輔助變數的原因。
現在我們知道要使用i0.0的上公升沿/下降沿需要同時判斷i0.0、m0.0兩個bool量的值，下面我們列出它們的真值表。
m0.0代表的是上個掃瞄週期的變數值，i0.0代表的是本掃瞄週期的變數值，由上表可以看出，當m0.0為0、i0.0為1時，說明i0.0由0變為了1，產生了上公升沿。當m0.0為1、i0.0為0時，說明i0.0由1變為了0，產生了下降沿。
知道了這個原理，在程式中只需判斷上個掃瞄週期的變數值(m0.0)和本掃瞄週期的變數值(i0.0)即可產生上公升沿/下降沿了。
我們再擴充套件下思路，當上公升沿產生時m0.0的值是0、i0.0的值是1，plc程式進入下乙個掃瞄週期前，會將當前i0.0的值寫入到m0.0。當plc進入下乙個掃瞄週期時，我們假設i0.0保持為1，這時m0.0的值也為1，從真值表可知，當前既不是上公升沿也不是下降沿。所以我們可以得出結論，上公升沿/下降沿的脈衝保持時間為plc的乙個掃瞄週期。
掌握上公升沿/下降沿工作原理後，我們可以在plc中自己程式設計實現上公升沿/下降沿功能，同樣在微控制器開發中也可以以同樣的原理產生上公升沿/下降沿，大家動手試試吧！
上公升沿，下降沿
寫資料時，應該先準備好資料，待資料在資料線上穩定後，再發出時鐘上公升沿，將資料寫入，然後可繼續寫下一位資料。讀資料時，先產生乙個時鐘下降沿，裝置收到該下降沿后，才 將資料放到資料線上。因此，mcu應該要等待一定的時間，等資料線上的資料出現並穩定後，才能取樣資料線上的資料。分析一下到底是上公升沿還是下...
上公升沿 上公升沿 下降沿！
廣播科技 數位電路中，把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路，電壓對應的邏輯電平也不同。在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示 把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。數字電平從0變為1 的那一瞬間叫作...
如何捕捉訊號的上公升沿下降沿
思路 設計兩個或多個一位的暫存器，用來接收被檢測的訊號，系統時鐘來一次記一次輸入訊號，如果用了兩個暫存器直接異或就可以了 使用高頻的時鐘對訊號進行取樣，因此要實現上公升沿檢測，時鐘頻率至少要在訊號最高頻率的2倍以上，否則就可能出現漏檢測。具體請參見下面 module edge detect clk,...