spi匯流排主要特點
· 全雙工;
· 可以當作主機或從機工作;
· 提供頻率可程式設計時鐘;
· 傳送結束中斷標誌;
· 寫衝突保護;
.匯流排競爭保護等。
2.spi匯流排簡介
序列外圍裝置介面spi（serial peripheral inte***ce）匯流排技術是motorola公司推出的一種同步序列介面。
spi 用於cpu與各種外圍器件進行全雙工、同步序列通訊。它只需四條線就可以完成mcu與各種外圍器件的通訊，這四條線是：序列時鐘線（csk）、主機輸入/從機輸出資料線（miso）、主機輸出/從機輸入資料線（mosi）、低電平有效從機選擇線cs。當spi工作時，在移位暫存器中的資料逐位從輸出引腳（mosi）輸出（高位在前），同時從輸入引腳（miso）接收的資料逐位移到移位暫存器（高位在前）。傳送乙個位元組後，從另乙個外圍器件接收的位元組資料進入移位暫存器中。即完成乙個位元組資料傳輸的實質是兩個器件暫存器內容的交換。主spi的時鐘訊號（sck）使傳輸同步。其典型系統框圖如下圖所示。
3. spi的四種模式
spi的相位（cpha）和極性（cpol）分別可以為0或1，對應的4種組合構成了spi的4種模式（mode）
mode 0：cpol = 0，cpha = 0
mode 1：cpol = 0，cpha = 1
mode 2：cpol = 1，cpha = 0
mode 3：cpol = 1，cpha = 1
時鐘極性cpol（設定時鐘空閒時的電平）：即spi空閒時，時鐘訊號sclk的電平。（0：空閒時低電平，1：空閒時高電平）
時鐘相位cpha（設定讀取資料和傳送資料的時鐘沿）：即spi在sclk第幾個邊沿開始取樣。（0：第乙個邊沿開始，1：第二個邊沿開始）
cpha = 0，表示第乙個邊沿：
對於cpol = 0，空閒時是低電平，第乙個邊沿就是從低到高，所以是上公升沿。
對於cpol = 1，空閒時是高電平，第乙個邊沿就是從高到低，所以是下降沿。
cpha = 1，表示第二個邊沿：
對於cpol = 0，空閒時是高電平，第乙個邊沿就是從高到低，所以是下降沿。
對於cpol = 1，空閒時是低電平，第乙個邊沿就是從低到高，所以是上公升沿。
四種模式的工作時序如下圖所示
spi介面時鐘配置心得：
在主裝置這邊配置spi介面時鐘時，一定要弄清楚從裝置的時鐘要求，因為主裝置這邊的時鐘極性和相位是以從裝置為基準的。因此，在時鐘極性的配置上要搞清楚從裝置是在時鐘的上公升沿還是下降沿接收資料，是在時鐘的下降沿還是上公升沿輸出資料。
SPI匯流排協議
spi是乙個環形匯流排結構 由ss cs sck sdi sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位暫存器進行資料交換。假設下面的8位暫存器裝的是待傳送的資料10101010，上公升沿傳送 下降沿接收 高位先傳送。那麼第乙個上公升沿來的時候 資料將會是sdo 1 暫存器 01...
SPI匯流排介面
序列外圍裝置介面spi serial peripheral inte ce 匯流排技術是motorola公司推出的一種同步序列介面，motorola公司生產的絕大多數mcu 微控制器 都配有spi硬體介面，如68系列mcu。spi 用於cpu與各種外圍器件進行全雙工 同步序列通訊。spi可以同時發出...
SPI匯流排（一）
spi匯流排是motorola公司推出的三線同步介面，同步序列3線方式進行通訊 一條時鐘線sck，一條資料輸入線mosi，一條資料輸出線miso 用於 cpu與各種外圍器件進行全雙工 同步序列通訊。spi主要特點有 可以同時發出和接收序列資料 可以當作主機或從機工作 提供頻率可程式設計時鐘 傳送結束...