儲存器大體分為兩大類，一類是掉電後儲存資訊就會丟失，稱為「易失性儲存器」，另一類是掉電後儲存資訊依然保留，稱為「非易失性儲存器」,分支如下圖所示：
- 特性：
1.sram利用雙穩態觸發器來儲存資訊，只要不掉電，資訊是不會丟失的。
2.sram讀取速度是目前儲存器中最快的了。
3.sram整合度低，功耗較大，相同的容量體積較大，而且**較高。
- 使用場景和範圍：
一般用小容量sram作為更高速cpu和較低速dram之間的快取。
- 特性：
1.dram是利用mos（金屬氧化物半導體）電容儲存電荷來儲存資訊，因此必須通過不停的給電容充電來維持資訊。
2.sdram基於雙儲存體結構，內含兩個交錯的儲存陣列，當cpu從乙個儲存體或陣列訪問資料時，另乙個就已為讀寫資料做好了準備，通過這兩個儲存陣列的緊密切換，讀取效率就能得到成倍的提高。
3.sdram將cpu與ram通過乙個相同的時鐘鎖在一起，使ram和cpu能夠共享乙個時鐘週期，以相同的速度同步工作。
- 使用場景及範圍：
用於擴大程式**儲存空間、執行或計算，類似記憶體
- 特性：
ddr sdram和sdram是基本一樣，不同之處在於它可以在乙個時鐘讀寫兩次資料，使得資料傳輸速度加倍了。
- 使用場景及範圍：
一般用於需要高速緩衝大量資料系統中，如影象處理與高速資料採集等場合的系統中。
- 特性：
1.eeprom是可以隨機訪問和修改任何乙個位元組，可以往每個bit中寫入0或者1。
2.eeprom掉電後資料不丟失，可以保持100年，可以擦寫100w次。
3.具有較高的可靠性，但是電路複雜、成本高，因此目前的eeprom都是幾千位元組，少有超過512k位元組的。
- 使用場景及範圍：
eeprom可以用來儲存一些變數（配置引數及少量資料），可根據需要進行修改，並且這些變數掉電後重新上電也不會改變。
- 特性：
1.晶元內執行(xip，execute in place)，程式可以直接在nor flash片內執行，不需要複製到ram就可以直接執行。
2.資料線和位址線分開，可以實現ram一樣的隨機定址功能，可以讀取任何乙個位元組。
3.nor flash的讀取和ram很型別，只要能夠提供資料位址，資料匯流排就能夠正確的給出資料，但不可以直接進行寫操作，寫操作需要遵循特定的命令系列，最終由晶元內部的控制單元完成寫操作。
4.從最小訪問單元來看，nor flash一般分為8位和16位（有些同時支援8位模式和16位模式）。
5.nor flash的傳輸效率很高，在1~4mb的小容量時具有很高的成本效益，但是很低的寫入和擦除速度大大影響到它的效能。（nor則要求在進行擦除前先要將目標塊內所有的位都寫為1，擦除nor器件時是以64～128kb的塊進行的，執行乙個寫入/擦除操作的時間為5s）
- 使用場景及範圍：
nor flash一般只用來儲存小容量的程式**或資料儲存，執行期間不允許修改。
- 特性：
1.nand flash按塊擦除，資料線和位址線復用，不能利用位址線隨機定址，讀取只能按頁來讀取。
2.由於nand flash引腳復用，因此讀取速度比nor flash慢一點，但是擦除和寫入速度比nor flash快很多。
3.nand flash內部電路更簡單，因此資料密度大，體積小，成本也低，因此大容量的flash都是nand型的。
4.使用壽命上，nand flash的擦除次數是nor的數倍。而且nand flash可以標記壞塊，從而使軟體跳過壞塊，nor flash一旦損壞便無法再使用。
- 使用場景及範圍
nand flash結構能提供極高的單元密度，可以達到高儲存密度，並且寫入和擦除的速度也很快，適合高資料儲存密度的解決方案。
- 根據系統中儲存需求，及各個儲存器使用場景及範圍選用（引導儲存及配置儲存必須非易失性儲存器，程式儲存選用快閃儲存器，或資料儲存等需求）
- 確定儲存器容量大小（大容量pin to pin可替換）及成本控制（不同儲存器生產工藝不同）。
- 確定儲存器介面型別及開發周期（普遍性）。
- 確定儲存器的壽命問題（不同flash可擦寫次數不同）
嵌入式系統如何為處理器選型
在為嵌入式實時系統選擇處理器時，應考慮以下因素 1 效能 處理器必須具備足夠的效能來處理任務，並能支援產品的生命週期。2 實現 根據具體的應用，需要的處理器可能是高度整合的產品，甚至於符合軍用規範。對於乙個dsp應用，它可以在幾種方案中進行選擇。一種選擇是asic。這種器件能被用作dsp協處理器，但...
嵌入式系統之 儲存
emmc 相當於乙個控制ic nand flash emmc裡的資料，掉電以後不會丟失。ddr ddr ram double date rate ram 是ram的一種，就是我們常說的記憶體。用來儲存程式執行時的資料，掉電後會丟失。ddr ram也叫做ddr sdram 它可以在乙個時鐘讀寫兩次資料...
嵌入式系統 設計開發篇
嵌入式系統設計方法 一般由5個階段構成 需求分析 體系結構設計 軟硬體設計 系統整合 系統測試 宿主機和目標機的連線 1 物理連線 指宿主機與目標機上的一定物理埠通過物理線路連線在一起 常用的連線方式有 串列埠 乙太網介面 ocd方式。2 邏輯連線 指宿主機與目標機間按某種通訊協議建立起來的通訊連線...