第2章 可程式設計邏輯器件與Verilog HDL

2021-10-25 16:14:30 字數 1553 閱讀 1924

fpga是可程式設計邏輯器件(pld)的一種,多種工藝,不同原理的pld如下:

基於乘積項結構的pld器件

基於查詢表結構的pld器件

原理圖輸入

hdl文字(hdl硬體描述語言)

將原理圖或者hdl轉化為邏輯電源組成的電路網表

布局佈線後產生如下重要檔案:

晶元資源耗用情況報告

產生延時網表結構,以便於進行精確的時序**

器件程式設計檔案

包括功能**和時序**

此書設計實現openmips處理器時使用工具如下:

模組宣告

埠定義資料型別說明

邏輯功能描述:assin,always,例化

常量有三種:整數,實數,字串

1.net型變數

2. variable型變數

變數位寬大於1為向量

算術、邏輯、位、關係、等式、縮位移位、條件運算子等

always過程語句

initial過程語句

持續賦值語句:assign

過程賦值語句:阻塞與非阻塞賦值

if-else

case

forforever:用於testbench產生週期性波形

repeat

while

巨集替換 `define

`include語句

條件編譯語句:ifdef,else, `endif

乙個簡化的取指令電路:pc模組,指令儲存器

pc模組的設計與實現

指令儲存器rom的設計與實現

頂層檔案

儲存器兩種初始化方法,一種是對儲存器中誒個儲存單元依次給初值,另一種是使用系統函式$readmemh

給激勵,觀察響應

建立modelsim工程

開始**

複雜可程式設計邏輯器件CPLD

cpld主要是由可程式設計邏輯巨集單元 mc,macro cell 圍繞中心的可程式設計互連矩陣單元組成。其中mc結構較複雜,並具有複雜的i o單元互鏈結構,可由使用者根據需要生成特定的電路結構,完成一定的功能。由於cpld內部採用固定長度的金屬線進行各邏輯塊的互連,所以設計的邏輯電路具有時間可 性...

第10章 可程式設計物件 1

第10章 可程式設計物件 10.1 變數 變數用於臨時儲存資料值,以供在宣告它們的同一批處理語句中引用。declare i as int set i 10 set i i select i as i declare j as int 10 use tsqlfundamentals2008 decla...

第10章 可程式設計物件 3

10.3 游標 可以用游標來處理查詢返回的結果集中的各行,以指定的順序一次只處理一行.游標的缺陷 使用游標嚴重違背了關係模型,關係模型要求按照集合來考慮問題.游標逐行對記錄進行操作會帶來一定的開銷.使用游標需要為解決方案的物理操作編寫很多 換句話說,得寫很多 來描述如何處理資料.set nocoun...