rs-232、rs-422與rs-485都是序列資料介面標準，最初都是由電子電工業協會制定並發布。
rs-422定義了一種平衡通訊介面，它是一種單機傳送、多機接收的單向、平衡傳輸規範，被命名為tia/eia-422-a標準。
rs-422改進了rs-232通訊距離短、速率低的缺點。為進一步擴充套件應用範圍，eia又於2023年在rs-422的基礎上制定了rs-485標準，增加了多點、雙向通訊能力，即允許多個傳送器連線到同一條匯流排上，同時增加了多點、雙向通訊能力，即允許多個發生器連線到同一條主線上，同時增加了傳送器的驅動能力和衝突保護能力，並擴充套件了匯流排共模範圍，被命名為tia/eia-485-a標準。2023年發布的rs-232修改版rs-232c是嵌入式系統中應用最廣泛的序列介面，它為連線dte（資料終端裝置）與dce（資料通訊裝置）而指定。rs-232c標準介面有25條線（4條資料線、11條控制線、3條定時線、7條備用線和未定義線），常用的只有9根，他們是rts/cts（請求傳送/清除傳送控制流）、rxd/txd（資料收發）、dsr/dtr（資料終端就緒/資料設定就緒流控制）、dcd（資料載波檢測，也稱為rlsd，即接收線訊號檢出）、ringing-ri（振鈴指示）、sg（訊號地）訊號。rts/cts、rxd/txd、dsr/dtr等訊號的定義如下：
rts：用來表示dte請求dce傳送資料，當終端要傳送資料時，是訊號有效
cts：用來表示dce準備好接收dte發來的資料，是對rts的響應訊號
rxd:dte通過rxd接收dce發來的序列資料
txd：dte通過txd將序列資料傳送到dce
dsr：有效（on狀態）表明dce可以使用
dtr：有效（on狀態）表明dte可以使用
dcd：當本地dce裝置收到對方dce裝置傳送來的載波訊號時，使dcd有效，通知dte準備接收，並且由dce將接收到的載波訊號調為數碼訊號，經rxd線送給dte。
ringing-ri:當調製調節器接收到交換台送來的振鈴呼叫訊號，使該訊號有效（on狀態），通知終端，已被呼叫
最簡單的rs-232c串列埠只需要連線rxd、txd、sg這個3個訊號，並使用xon/xoff軟體流控
組成乙個rs-232c串列埠的硬體原理，從cpu到聯結器依次為cpu、uart（通用非同步接收器傳送器，作用是完成並/串轉換、db9/db25或自定義聯結器）
iic（內建積體電路）匯流排是有飛利浦公司開發的兩線式序列匯流排，產生於20世紀80年代，用於連線微控制器及其外圍裝置。iic匯流排簡單而有效，占用的pcb（印刷電路板）空間很小，晶元引腳數量小，設計成本低。iic匯流排支援多主控（multi-mastering）模式，任何能夠進行傳送和接收的裝置都可以成為主裝置。主控能夠控制資料的傳輸和時鐘頻率，在任意的時刻只能有乙個主控。
組成iic匯流排的兩個訊號為資料匯流排sda和時鐘scl。為了避免匯流排訊號的混亂，要求各裝置連線到匯流排的輸出端必須是開漏輸出或集電極開路輸出結構。匯流排空閒時，上拉電阻使sda和scl線都保持高電平。根據開漏輸出或集電極開路輸出訊號「線與」邏輯，iic匯流排上任意期間輸出低電平都會使相應匯流排上的訊號線變低。
SPI匯流排介面
序列外圍裝置介面spi serial peripheral inte ce 匯流排技術是motorola公司推出的一種同步序列介面，motorola公司生產的絕大多數mcu 微控制器 都配有spi硬體介面，如68系列mcu。spi 用於cpu與各種外圍器件進行全雙工 同步序列通訊。spi可以同時發出...
STM32之記憶體分布與匯流排
系統包括乙個由多個互相連線的32位ahb匯流排組成的矩陣 cortex m4 with fpu core i bus,d bus and s bus dma1 memory bus dma2 memory bus dma2 peripheral bus ethernet dma bus usb ot...
匯流排介面定義及主要的匯流排型別
1 匯流排介面定義 為了簡化硬體電路設計 簡化系統結構，常用一組線路，配置以適當的介面電路，與各部件和外圍裝置連線，這組共用的連線線路被稱為匯流排。對應的介面電路即為介面。採用匯流排結構便於部件和裝置的擴充，制定了統一的匯流排標準則容易使不同裝置間實現互連。2 匯流排型別 匯流排和介面是成對出現的 ...