目錄參考部落格
rtl級低功設計：
一道簡單的筆試題_低功耗設計：
1、多閾值庫設計，非關鍵路徑hvt cell替換
2、電源門控
3、散熱降溫，因為vt隨溫度公升高而下降
4、體偏置：工作模式下，體偏置為0，mos管處於低閾值狀態，翻轉速度快；等待模式下，體偏置為反向偏置，處於高閾值狀態，漏電小。
1、降電壓
2、門控時鐘
3、多電壓域
4、預計算（運算元隔離，signal gating）：通過判斷輸入向量在滿足一些特定條件時將輸入釋放或者遮蔽。
5、多位元暫存器綜合：降低暫存器ck pin上的動態功耗，也能有效降低時鐘樹上的buf個數，從而帶來時鐘樹上功耗的節省
6、transition time約束
7、dvfs
1、毛刺的消除
2、邏輯級優化
（a）調整門的大小：非關鍵路徑上使用比較小的門，從而減小輸入電容，降低電路的翻轉功耗；增大負載較大的門，從而增加輸出斜率，降低短路功耗
（b）引腳的重分配：即使用負載電容低的引腳去連線快速翻轉的一些訊號。
（c）重排序操作
排序前，翻轉率比較大的b訊號每次翻轉要驅動4個門，排序後只需要驅動2個門
（d）重新對映
3、物理級優化：使用更少的邏輯、更小的驅動、有限的傳輸時間和更少更短的連線降低負載電容
4、控制輸入向量：系統在睡眠狀態下，控制輸入向量可以明顯的減少漏電流。
低功耗設計
在數字系統中功耗主要包括動態功耗和靜態功耗。cmos的動態功耗 是訊號在0和1變化之間，電容充放電所消耗的功耗。我們知道，不僅僅cmos器件有寄生電容，導線間也有電容。將電容c充電到電壓vdd所需要的能量cvdd 2。降低動態功耗技術 1 動態電壓調節 2 動態處理溫度補償 3 門控時鐘和可變頻率時...
IC FPGA低功耗設計
功耗的構成 三個主要的功耗源 浪湧 靜態功耗和動態功耗 靜態功耗 也稱待機功耗，靜態功耗主要由電晶體的漏電流所導致的功耗 動態功耗 包括開關功耗或者稱為翻轉功耗 短路功耗或者稱為內部功耗。動態功耗影響因素 門寄生電容 時鐘翻轉率 時鐘頻率 供電電壓 降低功耗 應當在所有設計層次上進行，即系統級 邏輯...
5 低功耗設計
浪湧 靜態功耗 動態功耗 是三個主要的功耗源。浪湧電流指的是期間上電的時候產生的最大輸入電流，也稱之為啟動電流。電機的啟動電流是正常滿載電流的數倍。基於sram 的fpga浪湧電流也很大，因為其初始狀態是空白的或者可以理解為復位導通狀態，載入配置連線之後就恢復長長電流 待機電流 電晶體漏電流 電容漏...