數電基礎之《OC門》

2022-07-03 10:36:06 字數 1110 閱讀 6619

oc門,又稱集電極開路門,open collector。

為什麼引入oc門?實際使用中,有時需要兩個或兩個以上與非門的輸出端連線在同一條導線上,將這些與非門上的資料(狀態電平)用同一條導線輸送出去。因此,需要一種新的與非門電路--oc門來實現「線與邏輯」。

oc門主要用於3個方面:(1)實現線與邏輯(2)用做電平轉換(3)用做驅動器。

1.實現線與邏輯,兩個或兩個以上輸出端直接相連輸出「and」的功能

2. 實現與或非邏輯,用於電平轉換、驅動器(ttl電平轉換為cmos電平)

2.1 常用邏輯電平

邏輯電平:有ttl、cmos、lvttl、ecl、pecl、gtl;rs232、rs422、lvds等。

其中ttl和cmos的邏輯電平按典型電壓可分為四類:5v系列(5v ttl和5v cmos)、3.3v系列,2.5v系列和1.8v系列。

2.2  ttl電平和cmos電平

ttl:+5v等價於邏輯「1」,0v等價於邏輯「0」。

數位電路中,由ttl電子器件組成電路使用的電平。電平是個電壓範圍,規定輸出高電平》2.4v,輸出低電平<0.4v。在室溫下,一般輸出高電平是3.5v,輸出低電平是0.2v。最小輸入高電平和低電平:輸入高電平》=2.0v,輸入低電平<=0.8v,雜訊容限是0.4v。

cmos:1邏輯電平電壓接近於電源電壓,0邏輯電平接近於0v。而且具有很寬的雜訊容限。

cmos的邏輯電平範圍比較大(3~15v),ttl只能在5v下工作。

2.3 電平轉換

因為ttl和coms的高低電平的值不一樣(比如:ttl 5v<==>cmos 3.3v),所以互相連線時需要電平的轉換:就是用兩個電阻對電平分壓,沒有什麼高深的東西。

注:由於oc閘電路的輸出管的集電極懸空,使用時需外接乙個上拉電阻rl到電源vcc。oc門使用上拉電阻以輸出高電平,此外為了加大輸出引腳的驅動能力,上拉電阻阻值的選擇原則,從降低功耗及晶元的灌電流能力考慮應當足夠大;從確保足夠的驅動電流考慮應當足夠小。

繼承 數電邏輯門 邏輯抽象

使用c 實現數位電路繼承體系,這裡是基本邏輯抽象,用於描述邏輯門的基本特徵和實現的基本結構 功能 數電邏輯門抽象,定義高低電平符號 1 high true 0 low false 檔案 logic gates 結構 logic gates.h包含所有型別門的標頭檔案,具體抽象數電元件在各自原始檔中實...

數電基礎 流水線

流水線設計將原來乙個時鐘週期完成的較大的組合邏輯,通過切割後分由多個時鐘完成,形式上,在切割處安排乙個暫存器。例如乙個組合邏輯由a0,a1,a2四個部分組成,每一部分延遲都是1ns,在流水線形式之前總共延遲3ns,暫存器建立時間1ns,那 時鐘週期最小tclk1 tsetup tpd critica...

數電模電基礎(1)分壓電路

雖然在高中大學都有學過電路知識,但是現在電子知識對我來說,可以說是一片空白,很慶幸的是,目前有接觸一些電路相關知識的的機會,所以,特別獎每天學到的東西記錄一下。今天講的是乙個非常簡單,也很基礎知識,貌似這個電路在中學就學過 我一開始居然看不懂 下圖是乙個分壓電路。圖中的 vbat是接到電源端正極的,...