在晶元的資料上，有兩個非常特殊的暫存器配置位，分別是 cpol （clock polarity）和 cpha （clock phase）。
cpol配置spi匯流排的極性
cpha配置spi匯流排的相位
極性，會直接影響spi匯流排空閒時的時鐘訊號是高電平還是低電平。
cpol = 1：表示空閒時是高電平
cpol = 0：表示空閒時是低電平
如下圖：
乙個時鐘週期會有2個跳變沿。而相位，直接決定spi匯流排從那個跳變沿開始取樣資料。
cpha = 0：表示從第乙個跳變沿開始取樣
cpha = 1：表示從第二個跳變沿開始取樣
至於跳變沿究竟是上公升沿還是下降沿，這取決於 cpol。記住， cpha 只決定是哪個跳變沿取樣。
cpol 和 cpha 的不同組合，形成了spi匯流排的不同模式。
mode
cpol
cpha
mode 000
mode 101
mode 210
mode 311
特性：
cpol = 0：空閒時是低電平，第1個跳變沿是上公升沿，第2個跳變沿是下降沿
cpha = 0：資料在第1個跳變沿（上公升沿）取樣
特性：
cpol = 0：空閒時是低電平，第1個跳變沿是上公升沿，第2個跳變沿是下降沿
cpha = 1：資料在第2個跳變沿（下降沿）取樣
特性：
cpol = 1：空閒時是高電平，第1個跳變沿是下降沿，第2個跳變沿是上公升沿
cpha = 0：資料在第1個跳變沿（下降沿）取樣
特性：
cpol = 1：空閒時是高電平，第1個跳變沿是下降沿，第2個跳變沿是上公升沿
cpha = 1：資料在第2個跳變沿（上公升沿）取樣
spi匯流排的特點總結
spi，是一種高速的，全雙工，同步的通訊匯流排，並且在晶元的管腳上只占用四根線 sdi 資料輸入 sdo 資料輸出 sck 時鐘 cs 片選 sck訊號線只由主裝置控制，從裝置不能控制訊號線。spi介面的乙個缺點 沒有指定的流控制，沒有應答機制確認是否接收到資料 spi 工作模式 spi有四種工作模...
SPI匯流排的初步認識
spi是摩托羅拉公司定義的一種序列外圍裝置介面。spi匯流排主要應用於eeprom flash 實時時鐘 ad轉換器 還有數字訊號處理器和數碼訊號解碼器之間。spi是一種高速的 全雙工的同步通訊匯流排，並且在晶元的管腳上只占用四根線，節約了晶元的管腳，同時為pcb的布局上節省空間，提供方便。spi一...
SPI四種模式區別
spi四種模式區別 spi四種模式spi的相位 cpha 和極性 cpol 分別可以為0或1，對應的4種組合構成了spi的4種模式 mode mode 0 cpol 0,cpha 0 mode 1 cpol 0,cpha 1 mode 2 cpol 1,cpha 0 mode 3 cpol 1,cp...