匯流排：一種用來連線各功能部件並承當部件之間資訊傳送任務的資訊公共通路。
介面的功能與型別
i/o介面：主機和外設的銜接部分，位於匯流排和外部裝置之間。
i/o介面的基本功能：
裝置定址：接收cpu送來的位址碼，選擇介面中的暫存器供cpu訪問。
資料緩衝：實現主機和外設的匹配速度，緩衝深度和傳送的資料量有關。
預處理功能：串 —並格式轉換(串列埠)；資料通路寬度轉換(並口)；高—低電平轉換
控制邏輯功能：接收主機cpu的控制命令、儲存狀態資訊，協助主機實現對i/o傳送操作的控制。
對介面中暫存器編址：
與主存統一編址：把介面中的暫存器(i/o埠)當成特殊的主存單元，並與其他主存單元統一編址。i/o埠位址將佔據主存的部分位址空間。
i/o介面的分類：
按資料傳送格式劃分：
並行介面：介面兩側均並行傳輸資料；
序列介面：介面與外設一側序列傳送；
按時序控制方式劃分：
同步介面：介面與系統匯流排的資訊傳送採用同步方式控制；
非同步介面：介面與系統匯流排的資訊傳送採用非同步方式控制；
按i/o操作的控制方式：
pio 介面，程式控制方式；
中斷介面，可採用查詢方式；
dma介面，可插入中斷做dma善後處理；
iop/ppu介面，專用處理器/機方式。
匯流排匯流排的特性：
物理特性：幾何尺寸、形狀、引腳數、排列等；
功能特性：規定訊號線的功能；
電氣特性：訊號方向，電平範圍；
時間特性：何時有效，持續時間、時序約定。
匯流排的邏輯連線及作用：
單匯流排結構：它是部件之間資訊互動的唯一通路；競爭激烈、響應慢。
多匯流排結構：有多組匯流排，分攤負載，傳輸效率高；
匯流排的分類：
按功能分類：內匯流排(晶元內)、區域性匯流排(板卡內)、系統匯流排(計算機內)、外匯流排(多機集群)
按資料傳送格式分類： 並行匯流排、序列匯流排；
按時序控制方式分類：同步匯流排、非同步匯流排；
匯流排的標準
為何要制定匯流排標準？
為了使不同部件都連線到匯流排上並與之互動通訊，就必須制定公共的技術規範。
便於靈活組成計算機系統。
採用匯流排結構的好處：
技術工程角度：簡化硬體設計，易於擴充；
從使用者的角度：具有「易獲得性」；
從廠商的角度：易於批量生產、降低成本；
匯流排標準包括哪些方面？
機械結構規範、功能規範、電器規範
匯流排的設計要素
匯流排寬度與頻率：
匯流排的寬度：匯流排各功能組中的訊號線數量，32或64；
匯流排的頻率：每秒資料傳輸的次數，33m、66m、133m等；
頻寬：
f -匯流排頻率、w-匯流排位寬、d-工作模式、l-通道數、e-編碼方式
匯流排週期與操作過程：
匯流排週期：通過匯流排完成一次完整資料傳輸的時間；
主裝置：申請並掌握匯流排許可權的裝置；
從裝置：與主裝置對應的裝置。
匯流排操作的基本步驟：
主裝置申請匯流排，仲裁器裁決並批准；
主裝置掌握匯流排，啟動匯流排週期，初始化；
從裝置響應，主從裝置之間的資料傳輸；
主裝置釋放匯流排，結束匯流排週期。
匯流排上的資料傳輸模式：
單週期模式：
傳輸特點：申請 1 次，只分配 1 個匯流排週期，只傳送 1 次資料。
突發模式：
傳輸特點：申請 1 次，分配多個匯流排週期，可傳輸多個資料字。
匯流排的時序和控制
同步匯流排：由統一的時序訊號控制匯流排上的傳送操作。在固定時鐘週期內完成傳送，由同步脈衝定時打入。
非同步匯流排：無固定的時鐘週期劃分；匯流排週期由傳送的實際需要決定；以非同步應答方式控制匯流排傳送操作。
擴充套件的同步匯流排：以時鐘週期為時序基礎，允許匯流排週期中時鐘數可變。
時鐘週期：cpu一步操作(1 次內部資料通路傳送)時間。
匯流排週期：經過匯流排的一次資料傳送(訪存)時間，通常包含若干時鐘週期。
工作週期：指令週期中的乙個操作階段。可包含多個匯流排週期。
匯流排的仲裁
匯流排上可能連線多個裝置，為了解決匯流排控制權的競爭問題，必須有匯流排仲裁部件，以某種規則裁決、分配匯流排的控制權。
多個主裝置提出匯流排控制請求時，一般採用優先順序或公平策略進行仲裁。
按照匯流排仲裁電路的位置不同，仲裁方式分為：集中式仲裁；分布(散)式仲裁；
集中式仲裁：
集中式仲裁中每個模組有兩條線連到**仲裁器：一條是送往仲裁器的匯流排請求(br)訊號線；一條是仲裁器公司送出的匯流排授權(bg)訊號線。
常用的三種集中式仲裁方式：
鏈式查詢集中式匯流排仲裁：
匯流排授權訊號被依次序列地送到所連線的外圍裝置上進行比較。
離匯流排控制器的邏輯距離決定，越近優先順序越高。
計數器定時查詢方式匯流排仲裁：
當查詢計數器計數值與請求的裝置編號一致時，中止查詢，該裝置獲匯流排控制權。
優先順序靈活：計數器初值、裝置編號可通過程式設定，優先次序可用程式設定，優先次序可用程式控制。
獨立請求方式匯流排仲裁：
各裝置均通過專用請求訊號線與仲裁器連線，且通過獨立的授權訊號線接收匯流排批准訊號。
分布式仲裁：
裝置需要控制匯流排時，發請求訊號，並監聽其他請求訊號，各裝置等判別自己的優先順序、以及能否在下乙個週期控制匯流排。
缺點：訊號線複雜； 優先：防止匯流排時間浪費；
pci(peripheral component interconnect，外圍元件互連)匯流排：一種高效能32/64位同步匯流排，位址訊號和資料訊號復用，可擴充套件至64位。intel公司於2023年底提出，受到許多微處理器和外圍裝置產商的支援。
pci匯流排可以在主機板上和其它匯流排(如 isa、usb等)相連(橋接器、晶元組)，以適應高、低速外圍裝置。
pci匯流排的訊號組成：
中斷方式與介面
中斷基本概念：
在程式執行過程中，如果發生某種隨機事態，cpu暫停當前程式(被中斷)，轉而執行該事態對應的服務程式，結束後再恢復源程式的執行。 特徵：程式切換 + 隨機性；
中斷的實質：
中斷的特點：
隨機性：隨即發生的事態(按鍵、故障)； 有意呼叫，隨機請求與處理的事態(呼叫印表機)；隨機插入的事態(軟中斷指令插入程式任何位置)。
中斷和子程式呼叫的區別：
子程式的執行由程式設計師事先安排，而中斷服務程式的執行則由隨機中斷事件觸發。
子程式的執行受主程式或上層程式控制，而中斷服務程式一般與被中斷的現行程式無關。
一般不存在同時呼叫多個子程式，但可能發生多個外設同時向cpu發出中斷服務請求的情況。
dma基本概念：
定義：直接依靠硬體系統來控制主存與外設之間的資料傳送，傳送期間無需cpu干預，傳送結束後通常用中斷方式通知cpu
輸入輸出系統
早期 介面模組和dma階段 具有通道結構的階段 軟體io指令 cpu指令的一部分 通道指令 首位址 傳送字數 操作命令 硬體io裝置 io介面 裝置控制器 通道 io裝置編址 統一編址 取數存數指令 單獨編址 專門的io指令 裝置選址 傳送方式 序列 並行 聯絡方式 立即響應 led 非同步工作 序...
輸入輸出系統總結
最近在學習作業系統的開發過程中，到了輸入輸出系統了，但是由於輸入輸出系統這部分，思路很簡單，但又過程很繁雜，鑑於時間有限，所以決定先跳過自己動手寫的過程，只是將書寫的思路記錄於下，以備以後查閱，待其他更加重要的部分完成後，再回頭來試著自己動手完成輸入輸出系統這部分。tty模型是很不錯的輸入輸出模型，...
Linux系統的輸入輸出
定向正確輸出 2 定向錯誤輸出 定向所有輸出 注意 定向會覆蓋原有內容 示例 注意 以下實驗必須在普通使用者下執行 root使用者下執行沒有錯誤輸出因為root使用者有所有檔案的許可權 在student使用者下執行命令 find etc name passwd 注 在 etc 檔案下尋找passwd...