等精度頻率計設計中的貓膩

2022-09-11 18:15:10 字數 681 閱讀 6900

最近檢視了一些關於等精度頻率計的文章,也找時間去關注一下「精度」問題:也就是說精度常使用三種方式來表徵。

1)最大誤差佔真實值的百分比,如測量誤差3%;

2)最大誤差,如

測量精度

±0.02mm;

3)誤差

正態分佈

,如誤差0%~10%佔比例65%,誤差10%~20%佔比例20%,誤差20%~30%佔10%,誤差30%以上佔5%。

那麼現實生活中我們所需要的等精度是指什麼呢?衡相對誤差還是衡絕對誤差或者是恆定的誤差正態分佈呢?這是乙個值得思考的問題,但是鄙人覺得恆定相對誤差是乙個比較實用的概念,雖然其他的表達方式或者說表示方式也是說明誤差的範圍,但是表達出來的情況是不一致的,在非工程用途中誤差正態分佈使用量相對還是比較少的,那麼就此簡要對比一下相對誤差與絕對誤差吧,對於很多設計中都在說明其設計出的頻率計測量精度為10-8m,這個數值可以說是乙個絕對誤差,對於1hz的被測訊號來說其相對測量誤差為10-6%,但是對於100mhz的被測訊號來說,其相對誤差已經達到了50%,這時不知還能稱為等精度頻率計嗎?當然,相對誤差在某整程度上來說還是比較可靠地,比如0.1%的相對誤差對於1hz的被測訊號來說其絕對誤差為1mhz雖然絕對誤差值還算比較大的但是是可以忽略的,而衡絕對誤差的設計中相對誤差達到了50%應該來說是無法容忍的。

為此設計出一款等相對誤差的頻率計是勢在必行的,雖然有難度,但是希望自己能夠早日突破……

51微控制器的簡易頻率計

一 單通道頻率計 include include int count 0,n 0,f 0 count 累計中斷次數 n 脈衝數,f 頻率 main void record interrupt 0 用外中斷0讀取訊號,並作記錄 void output interrupt 1 用定時器0中斷 二 雙通道...

基於FPGA的數字頻率計(設計全過程)

小序 前幾天看全國大學生電子設計競賽 數字頻率計總體設計採用分塊的思想,自底向上設計方向,三個子模組包括頻率測量模組 fre meter 二進位製到十進位制轉換的模組 bin dec 和數碼管顯示模組 led 最後用乙個頂層模組 top 把三個子模組例化到一起。總體設計思路就是先通過測頻模組測得的頻...

基於STM32的頻率計(採用外部中斷的方式)

最近在了解電賽相關的東西,和指導老師交流一下,我決定先從最簡單的頻率計做起。頻率計是來檢測訊號的頻率的,在做頻率計的時候可以用訊號發生器發出的訊號來進行測試。這是最基礎的方波,我們可以通過檢測上公升沿的方式來測量其頻率。從週期的角度出發連續兩個上公升沿的時間就是這個方波的週期,那這個週期分之一就是這...