1
抑制雜訊源
*在符合設計規格的前提下，使用最低頻率的時鐘以及最和緩的上公升時間。
*如果時鐘電路在電路板外，則將相關之時序電路(如mcu)靠近聯結器，否
則，就放在母板中間。
* 將**器平放於pcb並接地。
* 盡可縮小時序訊號的迴圈區域。
* 將數字i/o驅動器(digital i/o driver)放置於pcb外緣。
* 將進入pcb的訊號予以適當濾波。
* 將離開pcb的雜訊訊號予以適當濾波。
* 使用碟狀陶瓷電容(disk ceramic capacitor)或是多層陶瓷電容
(multilayer
ceramic capacitor) 做為數字邏輯ic的削尖電容。
* 盡量將數字ic之despiking capacitor靠近ic旁邊。
* 使用排線包裝的op放大器，將"+"端接地，以"-"端作為輸入訊號端。
* 提供適當的突波阻尼(surge absorber)給繼電器線圈。
* 使用45度角(圓弧更佳)的繞線以取代90度角來減少高頻輻射。
* 如果需要，在產生高頻雜訊的電源線用feed-through capacitor連線外部。
* 如果需要，在產生高頻雜訊的電源線串接陶鐵磁珠(ferrite bead)以濾除高頻
雜訊。*
將shield cable兩端均接地(但並非作為地線)，以降低電磁輻射。
2 減少雜訊耦合
* 如果經濟許可，使用多層電路板來分開pcb上不同性質的電路。4層板
pcb，通常外面的兩層為訊號，中間兩層為電源層(power layer)與地線層
(ground layer)
。如電路板為數字模擬混合電路，應將數字與模擬的跑線分
別佈線，最後再將地線予以單點連線。
* 對單層及雙層線路板使用單點電源和接地的布局。如採用雙層線路板製作以
微處理器為基礎的控制板(數字模擬混合電路)，則應特別注意數字與模擬電
路『電源線』與『地線』的布局。
* 選用晶元組以縮短時序的傳輸線。
* 將digital i/o晶元組安置於pcb邊緣並靠近聯結器。
* 高速邏輯門僅限用於特定功能之電路。
* 對電源和接地使用寬繞線。
* 保持時序繞線、匯流排和晶元致能與i/o腳位和聯結器分隔開。
* 盡量將數碼訊號線路(尤其是時鐘訊號)遠離模擬輸入和電壓參考腳位。
* 當與混合訊號轉換器並用時，勿將數字和模擬線路相交，訊號的繞線要彼此
遠離。*
分隔雜訊與低階模擬訊號腳位。
* 將時序訊號與i/o訊號垂直繞線。
* 將時序電路遠離i/o訊號線。
PCB設計 降低雜訊與干擾的方法
1.能用低速晶元就不用高速的，高速的晶元應該用到不得不用的地方。2.可以用乙個電阻串聯的方法降低控制電路上公升下降沿的變化速率。3.盡量為繼電器提供一定形式得到阻尼。4.使用滿足系統最低要求的時鐘頻率。5.時鐘產生器盡量靠近對應的介面。用石英晶體整盪器時外殼要接地。6.用地線把時鐘區圈起來，時鐘線竟...
PCB設計 降低雜訊與電磁干擾的24個竅門
電子裝置的靈敏度越來越高，這要求裝置的抗干擾能力也越來越強，因此pcb設計也變得更加困難，如何提高pcb的抗干擾能力成為眾多任務程師們關注的重點問題之一。本文將介紹pcb設計中降低雜訊與電磁干擾的一些小竅門。下面是經過多年設計總結出來的，在pcb設計中降低雜訊與電磁干擾的24個竅門 1 能用低速晶元...
PCB器件的布局理
pcb器件布局是一件很有技巧性的事情，但是如果你掌握了它的原則，那麼，一切就會變得非常的簡單，下面是日常中總結的一些pcb器件布局的原則。1 i o驅動器件盡量靠近印刷板的邊 靠近引出接外掛程式 2 按電氣效能合理分割槽，一般分為 數位電路區 即怕干擾 又產生干擾 模擬電路區 怕干擾 功率驅動區 干...