今年的四月十三號，我們迎來了本學期第一門外教的課——
soc，雖說是外教，其實是乙個常年呆在德國的中國人，但每堂課基本都是用英文教學。座位也早就排好了，並且節節點名，這可能是受德國人嚴謹的影響。
由於時間問題，這門課在短短的兩周內就結束了。課程的密度很大，幾乎每天都有。
現在這門課過去快一周了，我覺得他講的很不錯，我也有很大的收穫，不僅在如此短的時間內給我們分析了關於
soc設計方面的事情，而且還鍛鍊了我們的英語聽力。
以前從字面意思上看，
soc就是
system on chip
的縮寫，現在才知道它真正的含義，
soc通俗點講就是將以嵌入式系統（包括硬體和軟體）封裝到乙個晶元裡。
1，它主要由四部分組成
u嵌入式
cpu，例如
arm，
mips等等u
嵌入式軟體，例如：裝置驅動等u記憶體
u匯流排所以soc
同樣具有嵌入式系統的某些優點：成本低，低功耗，易於整合，體積小等優點
2，而soc
的設計目標是：正確的功能，高的特性（晶元面積利用率，能量利用率）
在這裡引入了兩個概念：
u晶元面積利用率：單位面積的矽晶元上的資料流量
ea=t/s
t為資料吞吐量，
s為矽晶元的面積
t的單位
mips
，即每秒鐘可以執行多少百萬條指令
s的範圍如下圖所示：
u能量利用率：每消耗單位功率的資料流量
ep=t/p t
為資料吞吐量
,p為功耗，基本單位為瓦特
3，講到這裡的時候，有些概念容易混淆，當我們買電腦的時候會注意
cpu的主頻是多少，在這裡用ｆ來表示，ｆ＝１.６
ghz，它表示的是時鐘頻率，即每秒鐘有多少個時鐘。
時鐘週期
=1/f
，我們注意到
f與吞吐量
t之間存在一定的關係，關係如下：
t=f*ipc
，ipc
為instructions per cycle
，即每個週期可以執行幾條指令
為了說明
ipc，請看下圖
由上圖可以看出在十個時鐘週期內總共有六條指令進入
alu被執行，所以由
ipc的定義可知
ipc=6/10
，由於通常情況下，
cpu只能從記憶體但中讀取一條指令，體系結構當中也只有乙個
alｕ，所以
ipc＜＝１，小於１的情況如下圖所示：
那麼是什麼時候可以使
ipc>1
了，這時，
cpu從記憶體但中讀取指令數要大於
1，相應的體系結構當中的
alｕ數也必須大於
1，這也就是所說的
superscalar
結構，如下圖所示
此時的ipc<=2
SOC設計及Verilog學習筆記三
soc設計課 3.20 assign 2 out in 過於理想，放於test benchs 電路設計 考慮可綜合性 綜合工具 1 hdl 功能網表 2 約束條件 效能要求 根據約束自動選擇合適的電路結構進行網表優化 3 8解碼器例項 兩種實現方式 不在case條件中的狀態賦值 defult cas...
SOC設計及Verilog學習筆記六
cortex m3軟硬體協同 設計 keil modelsim10.1 模組包括 m3 core mem apb及所連外設 matrix匯流排 目標功能 軟體驅動timer gpio timer模組 programmer s model 0x00 rw ctrl 3 0 3 timer interr...
現代SoC學習心得（3）
現代soc學習心得 3 三 可測性設計 積體電路在製造過程中會出現物理上缺陷，電路上的失效，邏輯和行為級上的故障。所以積體電路製成晶元，要通過測試向量驗證正確性。測試的可行性 複雜性和成本等越來越受到關注，形成了可測性設計技術。可測性設計技術包括測試向量的生成 測試應用和可測性設計。測試的過程是把激...