1.
畫原理圖
new schematic
事先想好電路板要實現什麼功能、實現這些功能都需要什麼器件、規劃好晶元的管腳分配之後，就可以按規劃畫原理圖了。但規劃也只是大概的規劃，除非想得特別周全和仔細，否則在畫
pcb時根據走線的情況都要多多少少修改原理圖中晶元的管腳分配。
2.建立
pcb檔案
new pcb
新建檔案之後，乙個最重要的步驟就是在
keepout layer
中畫出pcb
的外框，確立
pcb的大小。另外就是畫多層板時別忘了新增中間層。
3.更新
pcb update pcb
第一次進行這個操作，相當於建立原理圖和
pcb對應關係，原理圖中的器件和網路等等一切跟
pcb有關的東西都會在
pcb檔案中生成。在執行此操作時會彈出乙個對話方塊，除了進行相應的設定之外，如果原理圖有錯誤，對話方塊中會出現乙個
warnings
標籤。有時候原理圖可能是東拼西湊，從其他原理圖中複製貼上過來的，這樣難免會出現一些器件重名的現象。如果原理圖中有類似的錯誤，那麼在
warnings
標籤中就有相應的提示。如果沒有錯誤，
warnings
標籤就不會出現，這時執行操作，就得到了與原理圖完全對應的
pcb。
4.比對網路表
compare netlists
在原理圖和
pcb中分別生成網路表，然後進行比對。如果原理圖中一對網路標號少標了乙個，可以在這個步驟中檢測出。
5.設定規則
rules
其中最重要的是最小線間距的設定，開始時可以稍微設大一些留出餘量。如
208腳
pqfp
封裝的fpga
要在最小線間距設為
7時才不會出現綠色報警，但又不希望其他走線間距那樣小，那麼可以在規則中設為9。
6.佈線
route
如果是多層板，自動佈線就幾乎完全不能用，只能人工。這也就是最辛苦的乙個步驟。一般來說畫
4層板的，電源網路都比較多，那麼在頂層和底層辛勤勞作的同時，千萬不能忘了電源層。如果模擬地和數字地有區分，那麼地層也要考慮。在進行擺放元件、打孔、走線等操作時，一定要考慮中間兩層的情況。
在佈線過程中，可能會發現原理圖中設計的不合理性，這樣就要修改原理圖。可以先按新設計修改
pcb，然後
update schematic
，也就是與步驟
3相對的反操作。當然，也可以直接修改原理圖，再
update pcb
，即重複步驟
3。如果修改較多，那麼要在改完之後比對網路表，即重複步驟
4。另外在佈線完成後，也要再比對網路表，進行最後的檢查。
7.敷銅
place polygon plane
所有層的所有佈線完成後，才能進入這一步驟。首先是電源層的敷銅，也是這一步驟中最複雜的一層。根據不同電源網路的走線和孔位等等情況，銅塊的網路也不同。而其他
3層如沒有特殊需要只要整個用地覆蓋即可。如果數字地和模擬地有區分，那麼其他
3層也要根據走線和孔位等等情況區分，不過相比電源層來說依然簡單。所以一定要在電源層萬無一失之後再敷其他層。
全部完成後，仔細檢查是否還有飛線存在。如果有，說明有網路未完全聯通。有時候一些小封裝的電容、電阻的地的焊盤周圍如果沒有打孔，容易被包圍形成孤島。那麼就要把銅去掉，然後修改走線或打孔，然後再重複步驟
7，直到飛線完全消失為止。
至此，主體工作已經完成。
8.後續工作
主體工程完工後，還剩下一些繁雜和瑣碎的事情。主要包括：匯出
pcb交給製版工廠、生成器件清單（
bill of material
）、列印等等
武漢立科特智慧型科技****提供嵌入式微控制器、arm、dsp、fpga等系列產品定製等，同時提供嵌入式微控制器、arm、linux、dsp、fpga職業培訓。**www.likeint.com
。
protel 99se元件封裝名稱
2.電容 定值無極性電容 cap 定值有極性電容 cap 半導體電容 capsemi 可調電容 capvar 3.電感 inductor 4.二極體 diode.lib 發光二極體 led 5.三極體 npn1 6.結型場效電晶體 jfet.lib 7.mos場效電晶體 8.mes場效電晶體 9.繼...
protel 99 se 快捷鍵大全
enter 選取或啟動 esc 放棄或取消 f1 tab 啟動浮動 pgup 放大視窗顯示比例 pgdn 縮小視窗顯示比例 end 重新整理螢幕 del 刪除點取的元件 1個 ctrl del 刪除選取的元件 2個或 2個以上 x a 取消所有被選取圖件的選取狀態 x 將浮 件左右翻轉 y 將浮 件...
protel 99se快捷鍵大全
enter 選取或啟動 esc 放棄或取消 tab 啟動浮 件的屬性視窗 pgup 放大視窗顯示比例 pgdn 縮小視窗顯示比例 end 重新整理螢幕 del 刪除點取的元件 1個 ctrl del 刪除選取的元件 2個或2個以上 x a 取消所有被選取圖件的選取狀態 x 將浮 件左右翻轉 y 將浮...