在數位電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
1. 電阻作用：
l 接電組就是為了防止輸入端懸空
l 減弱外部電流對晶元產生的干擾
l 保護cmos內的保護二極體,一般電流不大於10ma
l 上拉和下拉、限流
l 1. 改變電平的電位，常用在ttl-cmos匹配
2. 在引腳懸空時有確定的狀態
3.增加高電平輸出時的驅動能力。
4、為oc門提供電流
l 那要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
l 如果有上拉電阻那它的埠在預設值為高電平你要控制它必須用低電平才能控制如三態閘電路三極體的集電極，或二極體正極去控制把上拉電阻的電流拉下來成為低電平。反之，
l 尤其用在介面電路中,為了得到確定的電平,一般採用這種方法,以保證正確的電路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同乙個微控制器來驅動,必須設定初始狀態.防止直通!
2、定義：
l 上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
l 上拉是對器件注入電流，下拉是輸出電流
l 弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分
l 對於非集電極（或漏極）開路輸出型電路（如普通閘電路）提公升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
3、為什麼要使用拉電阻：
l 一般作單鍵觸發使用時，如果ic本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在ic外部另接一電阻。
l 數位電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！
l 一般說的是i/o埠，有的可以設定，有的不可以設定，有的是內建，有的是需要外接，i/o埠的輸出類似與乙個三極體的c，當c接通過乙個電阻和電源連線在一起的時候，該電阻成為上c拉電阻，也就是說，如果該埠正常時為高電平，c通過乙個電阻和地連線在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，作用嗎：
比如：當乙個接有上拉電阻的埠設為輸如狀態時，他的常態就為高電平，用於檢測低電平的輸入。
l 上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的
電阻在選用時，選用經過計算後與標準值最相近的乙個！
p0為什麼要上拉電阻原因有：
1. p0口片內無上拉電阻
2. p0為i/o口工作狀態時，上方fet被關斷，從而輸出腳浮空，因此p0用於輸出線時為開漏輸出。
3. 由於片內無上拉電阻，上方fet又被關斷，p0輸出1時無法拉公升埠電平。
p0是雙向口，其它p1，p2，p3是準雙向口。
不錯準雙向口是因為在讀外部資料時要先「準備」一下，為什麼要準備一下呢？
微控制器在讀準雙向口的埠時，現應給埠鎖存器賦1，目的是使fet關斷，不至於因片內fet導通使埠鉗制在低電平。
上下拉一般選10k！
晶元的上拉/下拉電阻的作用
最常見的用途是,假如有乙個三態的門帶下一級門.如果直接把三態的輸出接在下一級的輸入上,當三態的門為高阻態時,下一級的輸入就如同漂空一樣.可能引起邏輯的錯誤,對mos電路也許是有破壞性的.所以用電阻將下一級的輸入拉高或拉低,既不影響邏輯又保正輸入不會漂空.
改變電平的電位，常用在ttl-cmos匹配； 在引腳懸空時有確定的狀態； 為oc門的輸出提供電流； 作為端接電阻； 在試驗板上等於多了乙個測試點，特別對板上表貼晶元多的更好，免得割線； 嵌位；
上、下拉電阻的作用很多，比如抬高訊號峰峰值，增強訊號傳輸能力， 防止訊號遠距離傳輸時的線上反射，調節訊號電平級別等等！當然還有其他的作用了具體的應用方法要看在什麼場合，什麼目的，至於引數更不能一概而定，要看電路其他引數而定，比如通常用在輸入腳上的上拉電阻如果是為了抬高峰峰值，就要參考該引腳的內阻來定電阻值的！另外，沒有說輸入加下拉，輸出加上拉的，有時候沒了某個目的也可能同時既有上拉又有下拉電阻的！
加接地電阻－－下拉
加接電源電阻－－上拉
對於漏極開路或者集電極開路輸出的器件需要加上拉電阻才可能工作。另外，普通的口，加上拉電阻可以提高抗干擾能力，但是會增加負載。
電源：+5v
普通的直立led，
共八個，負極分別接到乙個大**的管腳上，
用多大的上拉電阻合適？ 謝謝指教！
一般led的電流有幾個ma就夠了，最大不超過20ma，根據這個你就應該可以算出上拉電阻值來了。
保獻起見，還是讓他拉吧，(5-0.7)/10ma=400ohm,差不多吧,不放心就用2k的
奇怪，新出了管壓0.7v的led了嗎？據我所知好象該是1.5v左右。我看幾百歐到1k都沒太大問題，一般的**不會衰到10ma都抗不住吧？
上拉電阻的作用：6n137的的輸出三極體c極，如果沒有上拉電阻，則該引腳上的電平不會發生隨b極電平的高低變化。原因是它沒有接到任何電源上。如果接上了上拉電阻，則b極電平為高時，c極對地導通(相當於開關接通)，c極的電壓就變低；如b極電壓為低，則c極對地關斷，c極的電壓就公升到高電平。為就是上面說的「將通斷轉換成高低電平」。你說的51與此圖有一定的不同，參照著去理解吧。另外，一般地，c極低電平時器件從外部吸入電流的能力和高電平時向外部灌出電流的能力是不一樣的。器件輸出端常有isink和isource兩個引數，且前者往往大於後者。
下拉電阻的作用：所見不多，常見的是接到乙個器件的輸入端，多作為抗干擾使用。這是由於一般的ic的輸入端懸空時易受干擾或器件掃瞄時有間隙洩漏電壓而影響電路的效能。後者，我們在某批裝置中曾碰到過。
上拉電阻的阻值主要是要顧及埠的低電平吸入電流的能力。例如在5v電壓下，加1k上拉電阻，將會給埠低電平狀態增加5ma的吸入電流。在埠能承受的條件下，上拉電阻小一點為好。
提高負載能力、提高直流工作電平
無訊號是給電路提供確定的電平。
上拉 一端接vcc，一端接在引腳上
下拉：一端接gnd，一端接在引腳上
上拉下拉電阻總結
一 定義 上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流 弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分 對於非集電極 或漏極 開路輸出型電路 如普通閘電路 提公升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸...
USB Host的上拉下拉電阻
關於usb的上下拉電阻，不是隨便接個任意阻值的電阻就ok了。當你的usb為主裝置的時候，d d 上分別接乙個15k的下拉電阻，這樣可以使得在沒有裝置插入的時候，d d 上始終保持低電平 當為從裝置介面時，可以通過在上拉電阻來設定不同的傳輸速率，當d 接乙個1.5k上拉電阻，可以工作在高速率模式如12...
對上拉下拉電阻的作用作個總結
對上拉下拉電阻的作用作個總結 0 推薦 一 定義 上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流 弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分 對於非集電極 或漏極 開路輸出型電路 如普通閘電路 提公升電流和電壓的能力是有限的，上拉...