現代積體電路中通常使用mos電晶體
metal-oxide-semiconductor：金屬-氧化物-半導體
cmos積體電路（complementary mos）
由pmos和nmos共同構成的互補型mos積體電路
d觸發器（d flip-flop，dff）
例：取樣後經過1秒，傳送到輸出 →
clk-to-q時間為1秒
每10秒鐘取樣一次 →
時鐘頻率為0.1hz
取樣前後，輸入不能有變化 →
setup/hold時間
32位暫存器由32個d觸發器構成
這只是乙個簡單的原理性說明，現實中暫存器的實現要複雜的多
溢位（overflow）：運算結果超出了正常的表示範圍
處理方式：
mips提供兩類不同的指令分別處理
將運算元看做有符號數，發生溢位時產生異常（add，addi）
將運算元看做無符號數，不處理溢位（addu，addiu）
x86設定溢位標誌of（overflow flag）
如果把運算元看做有符號數，看運算結果是否發生溢位
若發生溢位，則自動設定of=1；否則，of=0
減法運算均可轉換為加法運算
a - b = a + (-b)
補碼表示的二進位制數的相反數
轉換規則：按位取反，末位加一
在加法器的基礎上實現減法器
行波進製加法器（ripple-carry adder，rca）
結構特點
低位全加器的 c
out 連線到高一位全加器 c
in優點
電路布局簡單，設計方便
缺點高位的運算必須等待低位的運算完成，延遲時間長
優化思路：提前計算出進製輸出訊號ci
+1=(
ai⋅b
i)+(
ai⋅c
i)+(
bi⋅c
i)=(
ai⋅b
i)+(
ai+b
i)⋅c
i 設
生成（generate）訊號： g
i=ai
⋅bi
傳播（propagate）訊號： p
i=ai
+bi
則
ci+1
=gi+
pi⋅c
i
於是可提前計算進製輸出訊號：
32位加法器如果採用行波進製實現
總延遲時間為65級門延遲
如果採用完全的超前進製
理想的總延遲時間為4級門延遲
實際上電路過於複雜，難以實現
通常的實現方法
採用多個小規模的超前進製加法器拼接而成
例如：用4個8-bit的超前進製加法器連線成32-bit加法器
32位加法器的實現
延遲時間（設門延遲為0.02ns）
時鐘頻率
32-bit rca
1.3ns
769mhz
單個cla
0.08ns
/4級cla
0.26ns
3.84ghz
計算機組成的一些總結（13）邏輯算術單元的實現
邏輯運算的實現 與運算的實現 and rd rs rt 把32個與門併排連起來，將32位的輸入分別連線到這32個與門上 這32個與門的輸出組成了32位的數。在這條與運算的指令控制下，rs 所指定的暫存器內容會被傳送到這個埠，rt 暫存器所指向的內容會被傳送到另乙個埠，經過這些與門之後，得到的運算結果...
《數字邏輯設計與計算機組成》一 1 3 計算機組成
邏輯設計要解決的是關於電路描述 綜合 最小化和 的相關問題，而計算機組成則研究電路部件及其物理關係，這些部件構成處理核心 cpu 處理器 儲存器 i o裝置控制器和介面，這些模組相互連線就構成計算機。例如，圖1 1中的暫存器檔案 加法器 乘法器和選擇器組成乙個資料通路。控制單元和資料通路 通過一系列...
電腦科學概論第三週學習
電腦科學概論第三週學習 上節回顧 第4，5 章學習內容 重點內容 識別基礎的門並描述每種門的行為 門 非 not 門，與 and 門，或 or 門，異或 xor 門，與非 nand 門，或非 nor 門 重點內容 讀懂計算機廣告 i5 是一種處理器 fsb 前端匯流排，處理器與外界的主要連線線 19...