**：記憶體頻寬計算公式：頻寬=記憶體核心頻率×記憶體匯流排位數×倍增係數。
先容我從ddr的技術說起，ddr採用時鐘脈衝上公升、下降沿各傳一次資料，1個時鐘訊號可以傳輸2倍於sdram的資料，所以又稱為雙倍速率sdram。它的倍增係數就是2。
ddr2仍然採用時鐘脈衝上公升、下降支各傳一次資料的技術（不是傳2次），但是一次預讀4bit資料，是ddr一次預讀2bit的2倍，因此，它的倍增係數是2x2=4。
ddr3作為ddr2的公升級版，最重要的改變是一次預讀8bit，是ddr2的2倍，ddr的4倍，所以，它的倍增係數是2x2x2=8。
需要補充的一點是，記憶體有三種不同的頻率指標，它們分別是核心頻率、時鐘頻率和有效資料傳輸頻率。
ddr3記憶體一次從儲存單元預取8bit的資料，在i/obuffer（輸入/輸出快取）上公升和下降中同時傳輸，因此有效的資料傳輸頻率達到了儲存單元核心頻率的8倍。同時ddr3記憶體的時鐘頻率提高到了儲存單元核心的4倍。也就是說ddr3-800記憶體的核心頻率只有100mhz，其i/o頻率為400mhz，有效資料傳輸頻率則為800mhz。
從sdram-ddr時代，資料匯流排位寬時鐘沒有改變，都為64bit，但是採用雙通道技術，可以獲得64x2=128bit的位寬。
下面計算一條標稱ddr3 1066的記憶體條在預設頻率下的頻寬：
1066是指有效資料傳輸頻率，除以8才是核心頻率。一條記憶體只用採用單通道模式，位寬為64bit。
所以記憶體頻寬=(1066/8)×64×8=68224mbit。
由此可知，如果記憶體工作在標稱頻率的時候，可以直接用標稱頻率×位寬，簡化公式。 再根據8bit（位）=1byte（位元組），得68224/8=8528mbyte=8.328125gb。
再以兩條標稱1066超頻到1200的ddr3記憶體，組成雙通道後的頻寬：超頻到1200後，記憶體核心頻率應為1200/8=150mhz，而雙通道的位寬=128bit：頻寬=150×128×8=153600mbit=18.75gb記憶體頻寬計算公式：頻寬=記憶體核心頻率×記憶體匯流排位數×倍增係數。
先容我從ddr的技術說起，ddr採用時鐘脈衝上公升、下降沿各傳一次資料，1個時鐘訊號可以傳輸2倍於sdram的資料，所以又稱為雙倍速率sdram。它的倍增係數就是2。
ddr2仍然採用時鐘脈衝上公升、下降支各傳一次資料的技術（不是傳2次），但是一次預讀4bit資料，是ddr一次預讀2bit的2倍，因此，它的倍增係數是2x2=4。
ddr3作為ddr2的公升級版，最重要的改變是一次預讀8bit，是ddr2的2倍，ddr的4倍，所以，它的倍增係數是2x2x2=8。
需要補充的一點是，記憶體有三種不同的頻率指標，它們分別是核心頻率、時鐘頻率和有效資料傳輸頻率。
核心頻率即為記憶體cell陣列(memory cell array)的工作頻率，它是記憶體的真實執行頻率；
時鐘頻率即i/o buffer（輸入/輸出快取）的傳輸頻率；
有效資料傳輸頻率則是指資料傳送的頻率。
ddr3記憶體一次從儲存單元預取8bit的資料，在i/obuffer（輸入/輸出快取）上公升和下降中同時傳輸，因此有效的資料傳輸頻率達到了儲存單元核心頻率的8倍。同時ddr3記憶體的時鐘頻率提高到了儲存單元核心的4倍。也就是說ddr3-800記憶體的核心頻率只有100mhz，其i/o頻率為400mhz，有效資料傳輸頻率則為800mhz。
從sdram-ddr時代，資料匯流排位寬時鐘沒有改變，都為64bit，但是採用雙通道技術，可以獲得64x2=128bit的位寬。
下面計算一條標稱ddr3 1066的記憶體條在預設頻率下的頻寬：
1066是指有效資料傳輸頻率，除以8才是核心頻率。一條記憶體只用採用單通道模式，位寬為64bit。
所以記憶體頻寬=(1066/8)×64×8=68224mbit。
由此可知，如果記憶體工作在標稱頻率的時候，可以直接用標稱頻率×位寬，簡化公式。 再根據8bit（位）=1byte（位元組），得68224/8=8528mbyte=8.328125gb。
再以兩條標稱1066超頻到1200的ddr3記憶體，組成雙通道後的頻寬：超頻到1200後，記憶體核心頻率應為1200/8=150mhz，而雙通道的位寬=128bit：頻寬=150×128×8=153600mbit=18.75gb
DDR3記憶體技術引數
記憶體頻率 和cpu一樣，記憶體也有自己的工作頻率，頻率以mhz為單位記憶體主頻越高在一定程度上代表著記憶體所能達到的速度越快。記憶體主頻決定著該記憶體最高能在什麼樣的頻率正常工作。目前最為主流的記憶體頻率為ddr2 800和ddr3 1333，作為ddr2的替代者，ddr3記憶體的頻率已經在向30...
鎂光ddr3佈線規則 DDR3走線規則 pdf
ddr3走線規則 3 pcb 設計建議 3.1 fanout封裝設計建議 hi3716m 的封裝為pbga600 管腳間距0.8 公釐。在pcb 設計時，可以採用四層pcb 板的設計，建議如下分層 top 層 訊號走線 內一層 地平面層 內二層 電源平面層 bottom 層 訊號走線 在成本非常敏感...
DDR3各個頻率詳解
最近在看ddr3的文件，說說對ddr3的頻率的見解，其實我是想知道在ddr3的文件中，頻率最低的定義是ddr3 800 其實這個頻率是可以降低的，只是官方建議這個最低的值而已 我想知道這個800是怎麼來的，下面的dram引腳名稱按照ddr3 spec來寫，首先我們需要明確幾個頻率概念 1，核心頻率c...