下面介紹下flash讀操作。
直接測量被選中的cell vth不好實現。由於flash cell輸出電流和控制極電壓、導通電壓vth相關，類似mos管的輸出特性，所以可以通過測量電流來確定cell的vth。
以上圖slc模式為例，擦除後的儲存單元vth小於0v，程式設計後vth大於0v。在沒有被選中的儲存單元控制極上增加電壓vpassr，然後在選中的cell控制極增加電壓vread=0v，如果在位線上能檢測到電流，那麼說明選中cell導通了，處於擦除狀態」1「，反之cell沒有導通，處於狀態」0「。
由於flash架構原因，當需要檢測乙個cell的vth，那麼需要把同一位線上其它cell導通。在它們控制極上偏置電壓vpassr(需要大於所有cell的vth，保證每個cell都導通)。這些cell導通後存在電阻，會對串電流有輕微的影響。
上圖表示選中cell的電流-電壓特性，可以分為三個階段。
階段a：選中的cell沒有導通。
階段b：選中的cell導電性逐漸增加
階段c：選中的cell完全導通，其它未選中的cell將電流限制在issat.
ron為單個cell串聯的電阻值，vbl為bitline上的電壓。ron也和vth有關，vth越大，ron越大。如果每個cell都程式設計到了最高vth，那麼issat的值就和上圖的虛線所示，可以看到影響還是挺大的。從圖上可以看到ron在階段b的影響比較小，所以靠近點o來檢測電流會更好。
read disturb:
世界上只有兩種ftl工程師，一種是遇到了read disturb問題的工程師，還有一種是將要遇到read disturb問題的工程師。
當讀取乙個cell時，同一根線上的其他cell都需要處於導通狀態，所以需要在它們控制極上增加電壓vpass，相當於輕微的程式設計操作。當重複進行操作的時候，vpass也會導致那些未選中的cell電荷增加，vth往正向移動，嚴重的話可能會導致讀出錯。
p/e cycles多的時候，read dsiturb作用的更加明顯。
read disturb並不會破壞cell，重新擦除塊和程式設計就會恢復正常的。
讀電壓動態調節:
上圖是mlc flash cell的vth分布。「11」為擦除後的狀態。flash程式設計使用一種增量步進的程式設計方法，每次程式設計後都會校驗一下，直到cell vth分布到了指定的位置。上面的flash就有3個程式設計校驗電壓，vfy0、vfy1、vfy2。
為了讀出cell中的資訊，會用到3組讀電壓vread0、vread1、vread2。讀電壓一般在兩個相鄰狀態分布的中間位置。這樣的話取樣的視窗是最大的。
不過cell vth對溫度很敏感，溫度提高，vth降低，反之，vth提高。會導致讀視窗縮小，比如說，在上面的mlc flash中，高溫情況下vth降低，導致vread1更靠近「00」。
vth變化和溫度的關係大概為-1.5mv/℃。在-40℃到90℃變化過程中，vth變化接近200mv，變化還是很大的。 所以讀電壓調壓器和校驗電壓調壓器需要隨著溫度變化進行改變，從而適應vth的改變。
祝大家國慶節和中秋節快樂咯。
end.
1 R語言介紹
注釋 賦值 檢視 設定當前工作目錄 getwd setwd wd workspace directory setwd c myproject project1 在獨立的目錄中儲存專案是個好主意。文字輸出 函式 skin filename 將輸出重定向到檔案 中。不加引數呼叫 skin 僅向圖形輸出。...
1R安裝環境
2進入 的cocoa gui資料夾中，r框架將安裝在 library frameworks中，tcl tk和texinfo將安裝在 usr local 在某些條件下你可以將其自由散布。用 license 或 licence 來看散布的詳細條件。r是個合作計畫，有許多人為之做出了貢獻.用 contri...
1 R語言執行效率分析（1）
在r語言中，統計乙個程式體執行時間一般採用的函式為sys.time 或者為proc.time 不過，這兩個函式只能根據時間差判斷程式執行一次所用的時間，若要重複多次進行平均時間的統計，則顯得無能為力。在此，我們採用microbenchmark函式包來進行統計程式執行時間。該函式使用很簡單，只需要輸入...