5.增強的dram
1）快頁模式dram
傳統的dram將超單元的一整行複製到它的內部行緩衝區中，使用乙個，然後丟棄剩餘的。fpm-dram允許對同一行連續地訪問可以直接從行緩衝區得到服務，從而改進了這一點。例如，要從乙個傳統的dram的行i中讀4個超單元，記憶體控制器必須傳送4個ras/cas請求，即使是行位址i在每個情況中都是一樣的。要從乙個fpm-dram的同一行中讀取超單元，記憶體控制器傳送第乙個ras/cas請求，後面跟三個cas請求。初始的ras/cas請求將行i複製到行緩衝區，並返回cas定址的那個超單元。接下來3個超單元直接從行緩衝區獲得，因此返回得比初始的超單元更快。
2）擴充套件資料輸出dram是fpm-dram的乙個增強的形式，它允許各個cas訊號在時間上靠得更緊密一點。
3）同步dram，就它們與記憶體控制器通訊使用一組顯式的控制訊號來說，常規的、fpm-dram和edo-dram都是非同步的。sdram用與驅動記憶體控制器相同的外部時鐘訊號的上公升沿來代替許多這樣的控制訊號。最終效果就是sdram能夠比那些非同步的儲存器更快地輸出它的超單元內容。
4）雙倍資料速率同步dram， ddr-sdram是對sdram的一種增強，它通過使用兩個時鐘沿作為控制訊號，從而使dram的速度翻倍。通過提高有效頻寬的很小的預取緩衝區的大小來劃分:ddr(2位）、ddr2(4位）、ddr3(8位）。
如果斷電，dram和sram會丟失它們的資訊，從這個意義上來說，它們是易失的。非易失性儲存器即使是在關電後，仍然儲存它們的資訊。雖然rom中有的型別既可以讀也可以寫，但它們整體上都被稱為唯讀儲存器rom。rom是以它們能夠被重程式設計的次數和對它們進行重程式設計所用的機制來劃分的。
1）prom只能被程式設計一次。prom的每個儲存器單元有一種熔絲，只能用高電流熔斷一次。
2）可擦寫可程式設計rom有乙個透明的石英視窗，允許光到達儲存單元。紫外線光照射過視窗，eprom單元就被清除為0。對eprom程式設計是通過使用一種把1寫入eprom的特殊裝置來完成的。eprom能夠被擦除和重程式設計的次數的數量級可以達到1000次。
3）快閃儲存器
快閃儲存器是一類非易失性儲存器，基於eeprom，它已經成為一種重要的儲存技術。有一種新型的基於快閃儲存器的磁碟驅動器，稱為固態硬碟ssd，它能夠提供相對於傳統旋轉磁碟的一種更快速、更強健、更低能耗的選擇。
儲存在rom裝置中的程式稱為韌體，當乙個計算機系統通電以後，它會執行儲存在rom中的韌體。一些系統在韌體中提供了少量基本的輸入和輸出函式——例如pc的bios例程。複雜的裝置，像圖形卡和磁碟驅動控制器，也依賴固態翻譯來自cpu的i/o請求。
儲存器層次結構
sram 靜態隨機訪問儲存器 sram儲存穩定，訪問速度快 具有雙穩定特性，一般作為1，2級快取記憶體。dram 動態隨機訪問儲存器 dram儲存不如sram訪問速度快，相比也沒有sram穩定，一般作為主存 記憶體 和圖形系統幀緩衝區。dram晶元中的乙個單元儲存乙個位，w個單元儲存乙個位元組，w個...
儲存器層次結構
電腦程式的乙個基本屬性 區域性性 儲存器層次結構分類 1 cpu暫存器 放在cpu裡面的記憶體，特點 速度快，高 2 快取記憶體儲存器 主儲存器 磁碟。特點 cpu之外，需要時訪問呼叫，相對較慢 兩類ram 1 sram 靜態 1 更快，更貴。2 作為快取記憶體儲存器，主要負責運算需要 3 雙穩態的...
儲存器層次結構
在簡單模型中，儲存器系統是乙個線性的位元組陣列，而cpu能夠在乙個常數時間內訪問每個儲存器的位置。雖然到現在為止沒有任何乙個有效的模型，可以模仿它的工作方式。實際上，儲存器系統是乙個具有不同容量，成本和訪問時間的儲存裝置的層次結構。cpu暫存器儲存最常用的資料。靠近cpu的小的，快速的告訴快取儲存器...