第一次寫部落格，排版也不太會，見諒！
電源電路分為三部分包括：核心電壓、i/o電壓、輔助電壓
一般為固定值
io引腳工作所需參考電壓
fpga的io分為多個bank，每乙個板塊的io引腳電壓相同，不同bank電壓可以不同
除了核心電壓和io電壓，fpga工作所需的其他電壓叫做輔助電壓
pll和dll fpga內部進行倍頻或分頻的時鐘管理模組
時鐘網路延遲：從時鐘沿到不同暫存器存在延時
全域性時鐘網路：fpga內部設計的走線池，使用這種專用時鐘網路走線，同一時鐘到達不同暫存器的時間差可以被控制到很小的範圍內
外部輸入時鐘，只需將晶振連線到全域性時鐘專用引腳上；內部的訊號，軟體工具一般會自動識別並連線到全域性時鐘網路上
復位後 fpga進入乙個確定的初始模組，以保證器件內部邏輯快速進入正常工作狀態。
fpga是基於ram結構的，通常需要一顆外接的外部rom或flash進行上電載入
阻容復位電路/專用復位晶元，通常fpga有專用的復位引腳
主要關注這幾點：
fpga與cpld（內部儲存介質）的區別：
fpga有豐富的外設資源，可擴充套件性很強，選擇很多，但是有一些要注意的地方：
FPGA之綜合篇
1 綜合注意事項 綜合部分可以用setting進行所需要求來配置，比如fsm狀態機的碼型，rtl的綜合屬性。要進行網表層次重建可以設定 synth design flatten rebuild 基於專案的綜合可以直接按按鈕或者執行tcl指令 launch runs synth 1 基於非專案批作業的...
FPGA系統設計實戰經驗分享 硬體篇
產品，或者實驗室的師兄們都用那個公司的產品多一些等等。如果自己對那個公司的產品比較熟悉，還是不要輕易更換。因為學習軟體和了解晶元結構還是需要一些時間的，而且也會引入一些設計風險。人一般會有慣性的思維的，往往會把一些經驗帶到新的專案中，而實際上不同廠商的晶元在設計細節方面還是有些不同的，對這個公司的晶...
FPGA設計之硬體篇（一）
下了很大的決心來寫這篇文章，我做fpga也有兩年了，從剛開始的verilog開始學起，到後來的最小系統，再到颶風ii代開發板設計，到現在的xilinx xc2c系列cpld開發，覆蓋了硬體設計底層的一些經驗。其實自己很想玩下fpga的嵌入式，覺得很有前途的，但是後來自己也只是在學校開發板上過了下癮。...