PCB的設計經驗，捷配pcb和你說一說

1、如果設計的電路系統中包含fpga器件，則在繪製原理圖前必需使用quartus ii軟體對管腳分配進行驗證。(fpga中某些特殊的管腳是不能用作普通io的)

2、4層板從上到下依次為：訊號平面層、地、電源、訊號平面層;6層板從上到下依次為：訊號平面層、地、訊號內電層、訊號內電層、電源、訊號平面層。6層以上板(優點是：防干擾輻射)，優先選擇內電層走線，走不開選擇平面層，禁止從地或電源層走線(原因：會分割電源層，產生寄生效應)。

3、多電源系統的佈線：如fpga+dsp系統做6層板，一般至少會有3.3v+1.2v+1.8v+5v。

3.3v一般是主電源，直接鋪電源層，通過過孔很容易布通全域性電源網路。

5v一般可能是電源輸入，只需要在一小塊區域內鋪銅。且盡量粗(你問我該多粗——能多粗就多粗，越粗越好)

1.2v和1.8v是核心電源(如果直接採用線連的方式會在面臨bga器件時遇到很大困難)，布局時盡量將1.2v與1.8v分開，並讓1.2v或1.8v內相連的元件布局在緊湊的區域，使用銅皮的方式連線，如下圖：

總之，因為電源網路遍布整個pcb，如果採用走線的方式會很複雜而且會繞很遠，使用鋪銅皮的方法是一種很好的選擇!

4、鄰層之間走線採用交叉方式：既可減少並行導線之間的電磁干擾(高中學的哦)，又方便走線(參考資料1)。如下圖為某pcb中相鄰兩層的走線，大致是一橫一豎。

5、模擬數字要隔離，怎麼個隔離法?布局時將用於模擬訊號的器件與數碼訊號的器件分開，然後從ad晶元中間一刀切!

模擬訊號鋪模擬地，模擬地/模擬電源與數字電源通過電感/磁珠單點連線。

6、基於pcb設計軟體的pcb設計也可看做是一種軟體開發過程，軟體工程最注重「迭代」的思想，我覺得pcb設計中也可以引入該思想，減少pcb錯誤的概率。

(1) 原理圖檢查，尤其注意器件的電源和地(電源和地是系統的血脈，不能有絲毫疏忽)

(2) pcb封裝繪製(確認原理圖中的管腳是否有誤)

(3) pcb封裝尺寸逐一確認後，新增驗證標籤，新增到本次設計封裝庫

(4) 匯入網表，邊布局邊調整原理圖中訊號順序(布局後不能再使用orcad的元件自動編號功能)

(5) 手工佈線(邊布邊檢查電源地網路，前面說過：電源網路使用鋪銅方式，所以少用走線)

總之，pcb設計中的指導思想就是邊繪製封裝布局佈線邊反饋修正原理圖(從訊號連線的正確性、訊號走線的方便性考慮)。

7、晶振離晶元盡量近，且晶振下盡量不走線，鋪地網路銅皮。多處使用的時鐘使用樹形時鐘樹方式佈線。

8、聯結器上訊號的排布對佈線的難易程度影響較大，因此要邊佈線邊調整原理圖上的訊號(但千萬不能重新對元器件編號)

9、多板接外掛程式的設計：

(1) 使用排線連線：上下介面一致

(2) 直插座：上下介面映象對稱，如下圖

10、模組連線訊號的設計：

(1) 若2個模組放置在pcb同一面，如下：管教序號大接小小接大(映象連線訊號)

(2) 若2個模組放在pcb不同面，則管教序號小接小大接大

這樣做能放置訊號像上面的右圖一樣交叉。當然，上面的方法不是定則，我總是說，凡事隨需而變(這個只能自己領悟)，只不過在很多情況下按這種方式設計很管用罷了。

11、電源地迴路的設計：

上圖的電源地迴路面積大，容易受電磁干擾

上圖通過改進——電源與地線靠近走線，減小了迴路面積，降低了電磁干擾(679/12.8，約54倍)。因此，電源與地盡量應該靠近走線!而訊號線之間則應該盡量避免並行走線，降低訊號之間的互感效應。

捷配pcb單雙面板免費打樣→官網：

看完全文了嗎？喜歡就一起來回帖點個贊吧！