學習zynq有一段時間了，從今天起，準備將學習期間的筆記、參考**、建立的工程等進行系統地整理。
zynq 是來自 xilinx 公司 zynq-7000 所有可程式設計片上系統的開發板，具有開發片上系統能力。
在 zynq 上，arm cortex-a9 是乙個應用級的處理器，能執行完整的像 linux 這樣的作業系統，而可程式設計邏輯是基於 xilinx 7 系列的 fpga ，兩部分之間採用標準 axi 介面實現了高頻寬、低延遲連線。
對於片上系統，我們比較熟悉的是：基於asic的片上系統，舉例來講pc、平板以及智慧型手機等都屬於此類片上系統，其缺點主要是缺乏靈活性，公升級能力差。因此，催生了一種可程式設計，硬體可重新配置的soc。而fpga恰好可以彌補這一缺點，可以被配置來實現任何晶元，甚至可以實現嵌入式處理器。
zynq就是這樣一種基於fpga的soc，主要包含兩部分：ps（
processing system
）部分是由雙核arm cortex-a9構成的處理系統，pl（programmable logic）部分等價於一片fpga可程式設計邏輯；另外整合了儲存器，一些外設和高速通訊介面。
pl部分主要用來實現高速邏輯、簡單算術和資料流處理，ps部分支援軟體設計或者作業系統。對於任意演算法都可以在pl和ps部分恰當劃分，通過軟硬體協同設計思想在zynq平台實現。pl和ps部分的連線是採用高階可擴充套件介面（
advanced extensible inte***ce，axi）。處理器即 arm cortex-a9 作為 zynq 的**單元，執行軟體系統，外設是除處理系統之外的部件，其功能為：1.協處理器---輔助主處理器，被優化用於特定任務或演算法加速；2.與外部接**互；3.儲存器資源。
在zynq上進行嵌入式系統開發除了具有靈活性高這一優勢外，還具有可設計重用優勢。ip（intellectual property）核，即智財權模組，就是屬於上面講的外設部分，可以從xilinx的設計工具中直接呼叫，也可以從其他專案中重用，或者從第三方開源庫獲得，然後將所有模組整合起來進行系統設計。zynq就具有大量標準ip，因此開發時，這些ip部件無需我們再次設計，而是直接引用，從而加速開發，降低成本。
如果zynq標準庫中沒有的ip，我們也可以自己封裝，介面採用axi協議。在這兒就不得不提到高層次綜合工具（high level synthesis），可以用比傳統的暫存器傳輸級 （register transfer level，rtl）方式 更少的細節來建立系統部件，進一步提高了我們對zynq的開發效率。不過，採用hls工具封裝的ip一般為axi介面，靈活性差是一大缺點，當然採用該開發工具的缺點還有很多，但我關注的是採用 hls 可以讓我們快速的將演算法布置在fpga端，尤其是針對一些複雜的演算法，如果採用rtl級邏輯**設計，難度較大，需要設計人員具備豐富的開發經驗。隨著演算法功能變得愈發複雜，開發周期也愈發漫長。設計人員現在往往需要在給定專案中實現數十萬行 hdl **，逐次綜合，**每個模組，以確保設計實現細節正確，把大部分時間花在細節的實現工作上，而不是設計更具價值的演算法。高層次綜合 hls 是一種全新的邏輯設計思想，可直接從演算法級對硬體電路進行描述，設計者可在更高層次上進行設計，**和驗證，不用過多關心具體的電路設計，因此可以將更多精力放在設計結構的優化上，將數字系統設計從繁瑣的底層硬體系統構建和設計中解放出來，把更多精力放在尋求最佳的設計方案上。
SoC上的記憶體
soc有基於應用程式的記憶體。這些儲存器是用於計算的半導體儲存器塊。半導體儲存器通常是指在單個矽片上製造的金屬氧化物半導體儲存器單元。記憶體型別包括 易失性儲存器 斷電後會丟失資料的儲存器。它們需要恆定的電源來儲存資訊。易失性儲存器更快 更便宜，這也是被大眾所接受的原因。ram是一種易失性儲存器。最...
ZYNQ 7000 SoC幾種DMA的區別與對比
一 axi匯流排與dma 對於zynq，掌握ps與pl的高速介面 掌握幾種dma的區別與用法 能夠編寫基於axi 4匯流排的使用者ip且打包，意味著對zynq器件的掌握已經進入了真正的入門，或中級水平。本篇文章旨在通過簡單清晰的描述，讓讀者快速理解zynq 7000幾種dma的區別。並願在之後陸續給...
基於平台的SoC設計問題
基於平台的soc設計問題 基於平台的方法可提供一種完全整合的通用架構，設計師能夠利用這些共同特點，簡單 快速地開發出soc。而且，通過採用事先設計和特性確定的元件而不是定製設計的方法，有利於加速開發團隊的設計流程，減少逐漸增加的上市時間壓力。把它們應用於多個soc專案，重複使用現有的智財權 ip 模...