cpu中的運算單元包括：儲存執行，整形執行，浮點執行三個單元，其中浮點運算國內以前做的特別少，
原因主要有2個，一是國內對精度的要求並沒有那麼高，二是浮點運算單元有點難度。今天在這裡主要介紹一
下浮點加法運算的過程（浮點運算單元最難的三個模組就是浮點加法，浮點乘法，除法運算）。
首先國內外現在用的浮點的格式全部都是ieee754標準，單精度32位，雙精度64位，真正計算的時候，
可能會擴充套件，就像x86 cpu使用了80位的擴充套件精度，擴充套件的目的無非是一是擴大表示範圍，二十為了復用
1. 異常檢測 ： 主要檢測nan（非數），denormal，denormal不同的公司處理不太一樣。
2. 對階，尾數右移：不同階碼尾數不能直接相加減，所以需要對階，比如1.1 * 2 e 1 + 1.1 * 2 e 2 尾數就不能運算，
對階，尾數右移，最終階碼一致。
3 . 尾數求和求差：這裡會有一些演算法，就不詳細介紹了，保密。
4. 規格化：把非規格的小數轉換為規格化的小數。注意移位的方法。
5. 捨入：四種捨入方法，向上捨入，向下捨入，向最近捨入，直接截去。
6. 後異常檢查：三種異常，overflow上溢，underflow下溢，以及計算過程精度的損失叫做精度異常。
以上就是浮點加法的全部過程。
大整數運算 浮點數加法
題目描述 求2個浮點數相加的和 題目中輸入輸出 現浮點數都有如下的形式 p1p2 pi.q1q2 對於整數部分，p1p2 pi是乙個非負整數 對於小數部分，不等於0 輸入 對於每組案例，第1行是測試資料的組數n，每組測試資料佔2行，分別是兩個加數。每組測試資料之間有乙個空行，每行資料不超過100個字...
牛客網 浮點數加法 大數運算系列
忘記補位了 o 我的羸弱思路 我的習慣是將乙個數字1234，以a 4 的形式儲存在vector中，這樣如果最高位有進製的話可以直接pushback。vec sum vec v1,vec v2,ll mod 0 for int i l1 i l2 i if mod 0 v.push back mod ...
FPGA筆記之 FPGA浮點運算的實現
ieee 754標準數值表示包括 浮點數，特殊值 零,無窮大，非標準數值，nan 單精度 雙精度 單精度擴充套件格式的浮點數。1 浮點格式。在ieee 754標準中，所有的浮點數都用二進位制模板表示 其中，s域表示符號位，e域表示指數，m域表示尾數 對數的一部分或小數 對於標準浮點數，預設總是存在1...