參考資料：
ddr3 sdram的讀寫操作都是burst相關的，在乙個address啟動讀寫操作後，它都要連續進行burst length的byte讀寫，就像前一章的圖中，act命令後，會跟著乙個多個讀寫命令。read burst 的長度總是4 clocks，這是因為ddr傳輸資料頻率是主機的兩倍，4 clocks x 2 transactions/clock = 8 transactions or 8 bits per bank。
ddr3的記憶體位址中，可以包括以下的位：1位chip select位，0表示rank0,1表示rank1；bank選擇位 ba0-ba2 ，ddr3是8個bank，所以3位就足夠了，gddr5是16個bank，所以需要4位，hbm也是16個bank，也需要4位。page選擇位a0-a13，表示每個bank內，有16,384 (214) pages。列用a00-a09 表示，每個page有210 = 1,024列。a12bit通常作為burst chop bit，如果a12 是high，則在乙個讀burst中，僅有一半的資料被傳送。a10 bit用來決定precharge是對於乙個bank(a10 low)還是對於所有bank(a10 high)。
圖一， 記憶體讀寫操作
資料輸入/輸出 pins dq0-dq63 在cpu和dimm之間提供了64bit寬的資料介面，比如intel core i7處理器，有三個64bit寬的memory channel，所以記憶體匯流排寬度為192bit， intel i5處理器則有兩個64bit的memory channel，所以記憶體匯流排寬度是128bit。
每個channel能夠管理操作兩個dimm，這意思是說每個channel最多有4個rank，在同乙個channel中增加dimm，並不能增加記憶體匯流排寬度，但這增加了bank的數目，提高了同時操作page的能力。
圖二，記憶體讀寫操作
在圖二的例子中，我們假定bank中沒有開啟的page，也就是說bank處於precharge狀態，我們可以啟動訪問乙個新的page。第一步，選擇page，第二步，選擇列，第三步，burst資料到記憶體匯流排。在圖中，行位址是1位，列位址是4位，所存的資料總共是2 x 4-bit x 1 (bank)。
乙個act命令指定訪問行位址解碼器，這將觸發輸入感測放大器中的row address word line，就像前一篇文章介紹的，這需要消耗trcd cycles的最小等待時間，才能傳送下一條命令。如果設定時序過小，可能會導致資料出錯。接著，讀命令伴隨著列位址訪問，選擇了coloumn address bit line，這將需要消耗cl cycles，然後感測放大器的word line被啟用，感測放大器開始工作，開始讀burst操作，之後就是precharge操作，需要消耗trp的cycles時間。
圖三. bank讀操作時序圖
圖三顯示了16byte的讀寫時序圖。
DRAM 記憶體原理
rom read only memory 唯讀儲存器。斷電後資訊不丟失，如計算機啟動用的bios晶元。訪問速度很低，較ram而言 且不能改寫。由於不能改寫資訊，不能公升級，現已很少使用。ram ramdom access memory 易揮發性隨機訪問儲存器，高速訪問，讀寫時間相等，且與位址無關，如...
DRAM記憶體原理（二）結構和功能
記憶體最基本的單位是記憶體 細胞 也就是我們前面展示給大家dram基本單元示意圖所示的部分，下面我們對這個部分通稱為dram基本單元。每個dram基本單元代表乙個 位 bit 也就是乙個位元 並且有乙個由列位址和行位址定義的唯一位址。8個位元組成乙個位元組，它可代表256種組合 即2的八次冪 位元組...
PCM與DRAM混合記憶體
隨著計算機技術的不斷發展，處理速度不斷增加，對記憶體的要求也是越來越高。但是資料顯示，處理器每年的增長速度每年在35 左右，但是記憶體的速度增長只有7 左右。所以記憶體的速度正在成為計算機發展的瓶頸。另一方面，記憶體的能耗問題也是日益嚴重，資料顯示記憶體的耗能佔總體能耗的40 左右。基於上述問題，新...