時鐘發生器
晶振頻率合成器
cpu/usb/硬碟介面/ps2介面對時鐘頻率要求/頻寬要求差異很大。
晶振可用於時鐘，在射頻上用作參考源；時鐘發生器可以通過晶振產生，也可以通過rc振盪電路；
電路上每個晶元都需要外部時鐘輸入。有的設計是給每個晶元乙個晶振作為時鐘源；有的設計是用乙個晶振作為時鐘源，再由時鐘發生器產生時鐘訊號給各個晶元（時鐘振盪源只提供一種頻率，主機板廠商將散落在各處的振盪電路整合成一顆「頻率合成器」晶元。）。
匯流排計算機零件之間的通訊；
匯流排由傳輸線、匯流排介面和匯流排控制器
傳輸線：除了傳輸資料、位址和控制訊號的資訊線外，還有電源線和接地線來連線到每個部件；按功能分為控制線，位址線和資料線；
介面：由三態門和緩衝暫存器組成。三態門可以決定當前匯流排與這個部件的聯通狀態，三態門的輸出可以是1、0和高阻抗三個狀態；
匯流排控制器：由於匯流排的共享性，所以需要乙個匯流排控制器來控制匯流排的使用和分配，
系統匯流排
主機板有個連線所有零件的線，稱為系統匯流排。系統匯流排頻率=cpu外頻=記憶體
第一層i/o匯流排
第二層i/o匯流排
pci-e匯流排
採用業界流行的點對點
序列連線
pci express的介面根據匯流排位寬不同而有所差異，包括x1、x4、x8以及x16（x2模式將用於內部介面而非插槽模式）；x1:：一條通道。
pci-e 3.0 x1 傳輸速率8gt/s，頻寬1gb/s（gt/s描述物理層通訊協議的速率）
記憶體匯流排
處理器和記憶體的之間的連線.處理器裡整合的記憶體控制器負責通過記憶體匯流排和記憶體模組通訊，例如定址、讀寫等。目前記憶體匯流排所支援的記憶體模組有ddr2， ddr3, 將來還會支援ddr4。
fsb匯流排
frontsidebus,前端匯流排。cpu連線北橋的匯流排。資料頻寬=（匯流排頻率×資料位寬）÷8
qpi匯流排
quick path interconnect, 又名csi，common system inte***ce。序列式點對點連線
。cpu整合記憶體控制器，以numa模式自己控制自己的記憶體，而qpi負責cpu之間，cpu和ioh之間，這裡的ioh指的是x58晶元組，負責pcie。
到e5/e7，cpu同時整合記憶體控制器和pcie控制器，北橋消失，qpi只負責cpu之間的通訊，晶元組（前南橋）和cpu通訊使用dmi匯流排。
dmi匯流排
cpu整合記憶體控制器及pci-e控制器，直接和記憶體及顯示卡進行資料傳輸，dmi連線南橋整合了所有的i/o功能。
dmi採用點對點
連線，dmi 3.0,頻寬相當於pci-e 3.0 x4
usb匯流排
通用序列匯流排，usb3.0傳輸速率5gbps
兩個高速線對，
spi匯流排
serial peripheral inte***ce--序列外設介面。南橋與外設以序列方式通訊。在intel架構中放bios/uefi韌體的flash可以通過spi匯流排和南橋連線
lpc匯流排
lpc(low pin count, 少引腳數)，連線super i/o等介面
ps/2介面
rs-232介面
串列埠lpt介面
並口，列印終端(line print terminal)介面
參考：
計算機匯流排
一 匯流排的概念 在計算機系統中，不同的子系統必須具有連線彼此的介面，比如，記憶體和處理器需要通訊，處理器和i o裝置也需要通訊。這些工作都是由匯流排來完成的。匯流排就是一條共享的通訊鏈路，它用一套線路來連線多個子系統。下圖是乙個典型的計算機匯流排示意圖 匯流排結構的兩個主要優點是功能多和成本低。通...
計算機匯流排
i o埠的意思是什麼？什麼作用啊 i o埠基本知識 x86 io埠和mmio 外設要與i o匯流排匹配 i2c 匯流排 現場匯流排終極指南 匯流排結構 pci匯流排 匯流排概述 什麼是匯流排介面 前端匯流排頻率 內部匯流排 外部匯流排 系統匯流排 系統匯流排和前端匯流排 系統匯流排頻率 前端匯流排頻...
計算機基礎 計算機構成
計算機的構成是由硬體和軟體構成。硬體是由輸入裝置，運算器，控制器，儲存器，輸出裝置構成 輸入裝置 鍵盤，掃瞄器等等，是用來輸入指令的 運算器 計算機內部用來做數 算和邏輯運算的 控制器 用來接收和發出指令的 運算器和控制器一起組成cpu，是計算機的大腦 儲存器 是由記憶體和外存組成 1，記憶體 不能...