今天和廠商的交流中學習了一些nand和nor的內容，之後又從網上看了些資料完善了相關的內容。
1、flash的基本儲存單元是浮動柵極場效電晶體（floating gate fet）。浮柵fet的基本原理就是在普通的fet中設定了乙個浮動柵極，通過對浮動柵極電荷的注入可以控制ds之間通道的導通。當浮柵中注入電荷後，ds之間導通，該儲存單元即為0，當移除電荷後，ds之間關斷，儲存單位為1.
2、一般flash的儲存技術有如下幾種劃分，分別是slc、mlc和tlc。其中slc（single-level cell），是指單個儲存單元可以儲存1 bit的資料。mlc（multi-level cell）可以儲存2 bits，tlc（trinary-level cell）可以儲存3 bits。其中資料量的多少主要通過浮動柵極中的電荷量來調整的。從slc到tlc，**由高到低，容量有小到大，擦寫次數由多到少。
3、nor中的n是指not，含義是當浮柵中有電荷的時候，輸出是0，沒有電荷時，輸出是1，這是一種「非"的邏輯；or是指該型別的儲存結構是陣列式的並行儲存，可以視為一種「或」的邏輯。同理的，nand中的n也是指not，and是指「與」邏輯，這和nand的結構是相關的。
4、浮柵場效電晶體的柵極中存有電荷的時候，會在襯底的表面感應出正電勢，從而提高了閾值電壓，但是該過程筆者還沒有完全理解。按照筆者的理解，在提高了閾值電壓之後，control gate的讀取電平還是不變，那麼閾值電壓提高了，sd之間就應該更難以導通才對，那麼從d中讀到的應該是「1」才對，但是資料裡都說明，當柵極有電荷的時候，sd之間導通，由於s端接地，從而在d端讀到的是0。這一點將來有機會再請教一下別人。 看到了一句話，對這個點有了更清晰的認識，事實上對於0或1並非是按照電平的高低來定義的，而是根據電壓閾值在定義的，即如果電壓閾值小於設定的值那麼就是1，如果大於設定的值那麼就是0.可以用下面這個圖來很好的說明！並且，對於mlc和tlc也可以很好的理解了，其實就是設定了很多個電壓判定的閾值罷了。
5、nor flash的結構是一堆fet組成了乙個大的陣列，每一行的fet的控制柵極併聯組成wordx訊號，每一列的漏極併聯組成bity訊號，其中x，y是對應的行號和列號。這樣的結構，使能word訊號可以立刻讀出對應行每一列所儲存的資料，因此適用於有較高讀要求的應用，例如儲存bios的flash等。但是，由於陣列中需要走很多的訊號線，因此其難以做成大容量。nor flash使用的是熱電子注入的方式給浮柵注入電荷，因此其寫入時的速度很慢。
6、nand flash結構是每一行的fet柵極併聯，每一列的源極和漏極串聯。其中每一行的fet組成乙個page。nand資料的讀取都是按page讀取的，其擦除則是按照block擦除的。當要讀取某個page的時候，除了該page以外的所有page會使能control gate，從而通道導通。nand不能實現位讀取，因此不能用來執行程式。其特點是讀取和寫入的速度都很快，同時由於不需要布置太多的金屬線，nand的flash儲存密度可以做的很高。容量可以很大。除此之外，nand也存在bit之間干擾的風險。
NAND和NOR flash的區別
nor和nand是現在市場上兩種主要的非易失快閃儲存器技術。intel於1988年首先開發出nor flash技術，徹底改變了原先由eprom和eeprom一統天下的局面。緊接著，1989年，東芝公司發表了nand flash結構，強調降低每位元的成本，更高的效能，並且象磁碟一樣可以通過介面輕鬆公升...
NAND和NOR flash的區別
nor和nand是現在市場上兩種主要的非易失快閃儲存器技術。intel於1988年首先開發出nor flash技術，徹底改變了原先由eprom和eeprom一統天下的局面。緊接著，1989年，東芝公司發表了nand flash結構，強調降低每位元的成本，更高的效能，並且象磁碟一樣可以通過介面輕鬆公升...
NAND和NOR flash的區別
nor和nand是現在市場上兩種主要的非易失快閃儲存器技術。intel於1988年首先開發出nor flash技術，徹底改變了原先由eprom和eeprom一統天下的局面。緊接著，1989年，東芝公司發表了nand flash結構，強調降低每位元的成本，更高的效能，並且象磁碟一樣可以通過介面輕鬆公升...