srio（serial rapidio）是一種低延時、基於包交換和分發結構的、支援訊息和讀寫操作的、具有容錯機制和流量控制的、高效率低功耗、可支援數千個節點的新型匯流排結構。
srio匯流排的定位是針對嵌入式系統多處理器間的互連。
jesd204匯流排是面向dac、adc的序列通訊匯流排結構。
jesd204協議採用cml（current mode logic）電平，以一對差分線代替原來並行的12~16位資料線，實現adc、dac器件的序列通訊介面。
pcie主要用於pc領域的高速序列通訊。
pcie是pc內的系統匯流排或區域性系統匯流排，用於連線cpu及各種功能的外設，是一種通用匯流排結構。
pc領域有乙個**處理器cpu，其餘均為cpu的外設，即只有乙個主裝置。
sata主要用於實現pc領域的儲存。
sata是面向硬碟儲存的匯流排介面。
aurora匯流排協議由xilinx公司於2023年首次提出，是針對fpga間的高速序列資料傳輸匯流排。
與srio，pcie匯流排相比，aurora匯流排特徵明顯，用於解決fpga之間的資料傳輸，速率任意，不支援交換結構。
srio主要用於解決嵌入式處理器之間的互聯，jesd204實現adc、dac與fpga之間的介面，sata主要用於實現pc領域的儲存，而企業級的儲存區域網路（san，storage area network）也需要一種高速的序列通訊技術用於代替並行的scsi方式了，fc匯流排標準誕生了。
fc準備綜合了通道技術和網路技術這兩種技術的各自優勢。通道技術的設計目的是為了使資料資訊在裝置快取間能夠快速傳輸，而不需要進行很多的邏輯操作，屬於一種硬體密集型的技術，如前面的srio；
網路技術屬於一種軟體密集型技術，具有操作大量節點的能力，網路上的資料報通過網路技術可以被路由到許多裝置中的某個節點上，典型應用為san。
vpx是嵌入式序列匯流排的集大成者，可以在嵌入式系統中實現多種匯流排的互連。
高速序列匯流排系列（1）8B 10B編碼技術
目錄 8b 10b編碼 5b 6b 編碼表 3b 4b 編碼表 控制字元編碼表 8b 10b編碼的利用率 參考文獻 為什麼要使用8b 10b編碼？8b 10b編碼的特性之一是保證dc 平衡，採用8b 10b編碼方式，可使得傳送的 0 1 數量保持基本一致，連續的 1 或 0 不超過5位，即每5個連續...
並行與序列傳輸，序列高速傳輸
這些最主要的模組包括序列器 也有叫串化器 時鐘資料恢復 cdr 解串器以及均衡器等。這樣的裝置與源同步介面不同，因為接收機裝置包含時鐘和資料恢復 cdr 電路，其基於訊號的跳變沿來動態地確定資料訊號的最佳取樣點。換句話說，從資料中直接提取時鐘資訊，而不是依賴於單獨的時鐘。本篇我們主要來簡單介紹前面三...
序列匯流排之I2C
一 i2c簡介 1 i2c匯流排是 philip 公司開發的，雙向二線制同步序列匯流排，它只需要兩根線即可，單主機多從機。2 i2c兩根線分別為 序列時鐘線 scl和序列資料線 sda，scl由主機發出。3 每個連線到匯流排上的器件都有乙個位址，位址由器件內部硬體電路和外部位址引腳共同決定，避免了片...