非同步復位、同步釋放採用如下**可能會更直觀一點：
wire sys_rst;
reg tmp_rst1, tmp_rst2;
//產生非同步復位、同步釋放訊號
always @ (posedge clock, negedge reset_n) begin
if(!reset_n)
begin
tmp_rst1 <=
1'b0;
tmp_rst2 <=
1'b0;
endelse
begin
tmp_rst1 <=
1'b1;
tmp_rst2 <= tmp_rst1;
endend
assin sys_rst = tmp_rst2;
//使用非同步復位、同步釋放訊號
always @ (posedge clock, negedge sys_rst) begin
if(!sys_rst)
data <=
1'b0;
else
data <=
1'b1;
**參考：https:
4793118.html
簡談FPGA設計中亞穩態現象
今天和大俠簡單聊一聊fpga設計中亞穩態現象，話不多說，上貨。說起亞穩態，首先我們先來了解一下什麼叫做亞穩態。亞穩態現象 訊號在無關訊號或者非同步時鐘域之間傳輸時導致數字器件失效的一種現象。接下來主要討論在非同步時鐘域之間資料傳輸所產生的亞穩態現象，以及如何降低亞穩態現象發生的概率 只能降低，不能消...
FPGA亞穩態狀態檢測邊沿
如上圖所示，當時鐘上公升沿來的時候，資料恰好改變，這個時候輸出的結果就無法確定是0 1，暫存器會經過一段時間的抖動然後輸出乙個結果 無法確定是正確還是錯誤 通過三個暫存器，資料的抖動會消失，從而得到穩定的資料輸出 資料同樣不確定是否正確 當暫存器抖動之後輸出為0時，如下圖所示，通過兩個暫存器，就可以...
認識FPGA觸發器的亞穩態
邊沿型觸發器的輸出有兩個穩定狀態 高電平或者低電平。為保證可靠操作,必須要滿足觸發器的時序要求，也就是我們熟知的建立時間和保持時間。如果輸入訊號違反了觸發器的時序要求,那麼觸發器的輸出訊號就有可能會出現非法狀態 亞穩態。亞穩態是一種不穩定狀態,在一定時間後,最終返回到兩個穩定狀態之一。亞穩態輸出的訊...