上接：計算機底層03-cpu工作原理
按照儲存介質分類
有磁芯，磁碟，光碟，半導體儲存
按照儲存性質分類
易失性儲存 非易失性儲存 也叫做非持久化儲存 持久化儲存
易失性儲存通常指斷電即丟失
按照效能層次分類
主存 外存進行分類 而快取為了彌補速度的差異性
儲存分為主存，輔存和快取 而主存裡有ram（易失性儲存） rom（非易失性儲存）ram可讀可寫，但是rom在早期的時候是只可以讀的 ，現代的rom，可擦除rom（eprom,eeprom）是可以讀寫的，所以現在區分ram和rom的關鍵在於rom的持久化，而早期的eprom是由紫外線寫的，現在已經被淘汰，後期出現eeprom，電子可擦除，現在發展出nandflash 是ssd顆粒，也是可擦除的隨機儲存，儲存速度很快。
ram: sram靜態ram dram 動態ram
rom：prom(一次性可程式設計) eprom(可擦除可程式設計) eeprom(電子可擦除) nandflash
輔存：快取：
儲存速度：
register–>cach–> mm–>buffer–> pm
兩種儲存器之間速度不一致就會使用快取
mm的主要引數
主存容量:
cell
bit length
主存速度
mat:儲存訪問時間—>傳送一次指令到資料有效的進行讀寫的時間
mct：儲存週期 指兩次操作之間的間隔
bandwidth：頻寬 lanes*1s/mct
m.m技術發展：
sdr ：single data rate 單速度
ddr：double date rate 速度是sdr的兩倍（預讀取）2bit
ddr2:預讀取 讀4bit
ddr3 ddr4:增加了頻率 增加了一些功能
解決cpu速度與主存速度的差異
cache遠大於主存又小於暫存器 把頻繁操作放到這裡，這樣讀資料就在cache裡讀
資料熱區：被頻繁訪問的程式種有百分之八十只佔程式的百分之二十
快取假設：程式具有區域性性
時間區域性性：一旦乙個程式被訪問，那麼他很快就會被訪問
空間區域性性：一旦乙個程式被訪問，那麼他周邊的程式就會被訪問
滿足以上兩條的資料就將其放置在快取中
提高命中率方法：
（1）加大快取容量 sram
（2）n路關聯，多級快取
l1 l1i(指令快取) l1d(資料快取)（違背了馮諾依曼原則）哈弗架構，每個core獨享
l2 早期，所有核心共享，現在每個core獨享
l3 都是core共享
register->l1cache->l2->l3->mm->buffer緩衝區->硬碟
計算機層次化儲存結構
隨著cpu不斷的公升級和匯流排速度的不斷提高，儲存器的速度遠遠不能與之匹配，快取記憶體的訪問速度和cpu相匹配，但 高，且容量小 記憶體由dram構成，速度比快取記憶體慢，但容量大 輔助儲存器速度比記憶體慢的多，但容量又比記憶體大得多。為使儲存空間足夠大且又能滿足cpu的訪問速度要求而且 適中，計算...
計算機儲存器的層次
由於硬體技術的限制，我們可以製造出容量很小但很快的儲存器，也可以製造出容量很大但很慢的儲存器，但不可能兩邊的好處都佔著，不可能製造出訪問速度又快容量又大的儲存器。因此，現代計算機都把儲存器分成若干級，稱為memory hierarchy，按照離cpu由近到遠的順序依次是cpu暫存器 cache 記憶...
計算機儲存
馮 諾依曼模型 系統在預先編譯的程式的指揮下運轉，系統的執行過程就是按照一定的順序不斷執行程式指令的過程 程式存放在儲存器中 程式是為了實現乙個特定的目標而預先設計的一組可操作的工作步驟，就可以稱為乙個程式。對於計算機系統，程式就是系統可以識別的一組有序的指令。這組指令指揮這計算機系統工作。對於計算...