時鐘的約束
關於時鐘的約束命令：
create_clock-name clk-period 10.000[get_ports]
derive_pll_clocks//當約束了主時鐘之後加上這句話就不用逐一約束pll時鐘啦
derive_clock_uncertainty
create_generated_clock//當 fpga 的引腳要向外部其他晶元提供時鐘的時候
只要加上 derive_clock_uncertainty 這條命令就可以解決。
output引腳約束命令
set_output_delay-clock-min 2.5 [get_ports] //最大
set_output_delay-clock-max 2.5 [get_ports] //最小
set_output_delay-clock- 2.5 [get_ports] //當最大和最小的值相等時
因為 timequest 只能約束 fpga 的內部走線延時，但是無法知道 pcb 板上的走線延時或者外部暫存器晶元的延時， 所以這些不知道的延時都要算到 fpga 的保持裕量和建立裕量。pcb 板的路徑延時越大，建立裕量越小，保持裕量越大。反之路徑延時越小，建立裕量越大，保持裕量越小。
建立裕量考慮的是最大值
delay value = pcb最長走線的時間 + 外部晶元的建立時間 tsu - clock skew
保持裕量考慮的是最小值
delay value = pcb最短走線的時間 - 外部晶元的保持時間 th - clock skew
input引腳約束命令
set_input_delay-clock-min 2.5 [get_ports] //最大
set_input_delay-clock-max 2.5 [get_ports] //最小
set_intput_delay-clock- 2.5 [get_ports] //當最大和最小的值相等時
建立裕量考慮的是最大值
delay value = pcb最長走線的時間 + 外部晶元的建立時間 tco - clock skew
保持裕量考慮的是最小值
delay value = pcb最短走線的時間 + 外部晶元的保持時間 tco - clock skew
其餘約束
set_clock_latency //將外部時鐘訊號的抖動資訊告訴 timequest
set_min_delay //將有關路徑延時告訴 timequest
set_max_delay
原文：
CCD相機模數轉換晶元時序簡介
cds雙取樣 輸入鉗位 16bitadc 時序驅動 cds和adc由shp和shd操作，微分定時時鐘由片上定時發生器產生。輸出暫存器和解碼器由adcck操作。數字輸出資料與adcck同步。ccd訊號，shp，shd，adcck和輸出資料之間的時序關係在 時序特性 部分中進行了描述。clpob用於在o...
2 3 裸機部分 掌握ARM晶元時鐘體系
cpu fclk 400mhz ahb匯流排 hclk 136mhz apb匯流排 pclk 68mhz 文件解釋 中文翻譯 fclk hclk和pclk，fclk由arm920t使用。hclk用於ahb匯流排，由arm920t 記憶體控制器 中斷控制器 lcd控制器 dma和usb主機塊。pclk...
關於恩智浦MCS9SXEP100晶元時鐘配置的問題
起因 最近工作上用到了恩智浦的mc9sxep100晶元，在對其使用過程中對時鐘模組配置和除錯看門狗晶元sgm760時遇到的一些問題進行記錄和交流，方便大家一起 剛拿到mc9sxep100開發板檢視資料手冊時，就感到這款晶元除錯起來會很麻煩，相較於其他晶元的庫函式版程式，xep100全部需要對暫存器進...