第一章 數字邏輯基礎
1.碼制 bcd碼 格雷碼 ascll碼奇偶校驗碼
2.邏輯運算 與，或，非，與非，或非，與或非，異或，同或。
3.基本公式 0-1律，互補律，還原律，重疊律，交換律，結合律，分配律，吸收律，合併律，反演律
常用公式 a+a*b = a+b a*b + ac + bc = ab + a*c a*b + ac + bcd = a*b + a`*c
基本規則 代入規則 反演規則 對偶規則 展開規則
4.真值表 邏輯函式表示式 邏輯圖 時序圖 硬體描述語言vhdl** 邏輯函式不同表示方法之間的轉換
5.兩種標準形式 最小項與最大項 相互轉換
6.化簡 公式法和卡諾圖（無關項）
7.分析與設計 （quartus ii軟體）
第二章 整合閘電路
cmos閘電路
1mos管的開關特性
對於nmos管，通常源極s接地，只要vgs大於一定的值就會導通，只要在漏極加上乙個電壓，漏極和源極之間就會形成電流id。對於pmos管，通常源極接vcc，只要vgs小於一定的值就會導通，只要在漏極加上乙個電壓，漏極和源極之間就會形成電流id。
2.cmos閘電路的結構和工作原理
cmos反相器
vtp pmos導通條件：vgs（th）p<0
vtn nmos導通條件：vgs（th）n>0
當ui=0， ugs（n）=0，n管截止，ugs（p）<0，p管導通，所以uo=vdd，輸出高電平
當ui=vdd，ugs（n）>0，n管導通，ugs（p）=0，p管截止，所以uo=0，輸出低電平
即ui=/uo，反相器邏輯符號如下：
cmos反相器特點：(1)靜態功耗極低。(2)抗干擾能力較強。(3)電源利用率高。(4)輸入阻抗高，帶負載能力強。
cmos與非門和cmos或非門
cmos與或非門
帶緩衝器的cmos閘電路：為避免輸入電平狀態不同時輸出電阻的變化，實際的cmos閘電路通常在輸出端加一級反相器作為緩衝器，同時根據邏輯功能需要確定是否在輸入端加反相緩衝器。
3.coms閘電路的靜態特性
1）電壓傳輸特性：閘電路輸出電壓隨輸入電壓變化的特性。
當輸入端的電壓是0v的時候，c是５v，
當輸入電壓慢慢增加但是還沒有到開啟電壓的時候，此時ｃ仍然保持5v不變，
當輸入電壓超過開啟電壓的時候此時c的電壓會開始變低
當輸入電壓到達另乙個管的開啟電壓的時候，c變為0v
在兩段開啟電壓區間裡，兩個mos都是處於導通的狀態，但是導通的程度時不一樣的，在此之間有乙個瞬間，兩個管子會同時導通，此時電源到地之間會產生乙個非常大的電流，我們稱之為動態尖峰電流
2）輸入特性：閘電路輸入電壓與輸入電流的關係。
3）輸出特性：輸出電壓與輸出電流的關係。（扇出係數）
5.cmos漏極開路門
線與：將閘電路的輸出端直接連線以實現與的邏輯功能。
od門（漏極開路門）：輸出電路只有nmos管，它的漏極是開路的。必須外接上拉電阻r。voh=vdd』-ilr
應用： 1）可實現線與；2）可實現電平轉換；3）驅動大電流高電壓負載。
6.cmos三態門：有第三種狀態：高阻態。
應用： 1）構成2選1資料選擇器； 2）實現資料雙向傳輸； 3）實現資料匯流排傳輸。
7.cmos傳輸門：電流可以雙向流通。c=0時截止，c=1時導通。
應用： 1）構成邏輯電路； 2）構成模擬開關（雙向傳輸訊號，可傳輸模擬訊號或數碼訊號）。
ttl閘電路
1二極體和三極體的開關特性
二極體：引數有開啟電壓vt和導通電壓von。矽二極體vt 0.5v，von 0.7v。
三極體：截止條件：輸入訊號vi使三極體vbe0.7v時，ib=(vi-vbe)/rb，ic=貝塔ib，v0=vcc-icrc>=0.7v。
發射結正偏，集電極反偏。
飽和條件：當vi>0.7v時，ib=(vi-vbe)/rb，如果滿足ib>ibs=ics/貝塔=（vcc-vces）/(貝塔*rc)。vces為三極體飽和壓降，為0.2-0.3v，基本不變。
發射結正偏，集電極正偏。
2分離單元閘電路：與門，或門，非門。
3lsttl與非門：降低功耗：大幅度提高電阻阻值。
提高工作速度：1）將閘電路所有可能飽和的三極體用肖特基三極體代替。
2）增加有緣洩放迴路。
5ttl集電極開路門和三態門
bicmos閘電路
1）輸出電路總是由兩個npn電晶體組成的推拉式結構；
2）連線上方電晶體vt1基極的內部電路總是該閘電路的基本功能電路部分；
3）下方電晶體vt2基極上的訊號與上方電晶體基極訊號總是處於相反狀態。
不同系列閘電路的介面
第三章 組合邏輯電路
在任何時刻的輸出只與當前時刻的輸入有關，與以前的輸入無關。
特點：組合電路由閘電路構成，不包含任何記憶元件；電路中的訊號傳遞是單方向的，電路中不包含有反饋迴路。
3.1 編碼器
編碼是指用文字、數碼等符號表示一類特定物件的過程。
【定理】若兩個邏輯變數x、y同時滿足x+y=1和xy=0，則x=y』。
1 二進位制編碼器 電路簡單，但沒有實用價值。
2 優先編碼器 對輸入訊號定義不同的優先順序，多個訊號同時有效時，只對優先順序最高的訊號編碼。
74hc148（低電平有效）
輸入使能端ei』=0時，允許編碼；ei』=1時，禁止編碼，所有輸出端均為高電平。
輸出使能端eo』=0時，輸入訊號全為高電平，表示無編碼訊號輸入。
工作狀態輸出端gs』=0時，表示有編碼訊號輸入，輸入訊號中至少有乙個為低電平。
應用 ：1）鍵盤編碼電路 2）16線-4線優先編碼器
3.2 解碼器（多輸入多輸出）
解碼是編碼的逆過程。對輸入的二進位制**進行「翻譯」，轉換成二進位制編碼對應的物件。
1 二進位制解碼器 以n位自然二進位製碼為輸入訊號，從原來處於無效電平的2^n條輸出線中，找到與二進位製碼對應的輸出訊號，將其置為有效電平。
74hc138（低電平有效）
e1,e2』和e3』稱為使能端，e1=1，且e2』=e3』=0時，允許解碼，否則禁止解碼。
二進位制解碼器應用： 1）位址解碼器 2）資料分配器 3）函式最小項發生器
2 顯示解碼器
1）七段led數碼管
2）bcd-七段顯示解碼器——74ls48
lt』：試燈輸入，檢查數碼管各段能否正常發光。lt』=0時，均輸出高電平。
bi/rbo』：作為輸入引腳時為滅燈輸入，bi』=0時均輸出低電平。
作為輸出引腳時為滅零輸出，當rbi』=0且dcba=0000時，rbo』=0。
rbi』：滅零輸入，熄滅不希望顯示的0。當dcba=0000時，數碼管本應顯示0，但如果
rbi』=0，則數碼管處於熄滅狀態。
3.3 資料選擇器（不能實現多輸出邏輯函式）
與資料分配器功能相反，將多路輸入資料中的一路資料送到輸出端，選擇哪一路資料由位址碼決定。
4選1資料選擇器；8選1資料選擇器。（低電平有效）
資料選擇器的應用
1）兩片8選1擴充套件為16選1資料選擇器
2）多路訊號分時傳送系統（資料選擇器與資料分配器配合使用）
3）構成組合邏輯電路
3.4 數值比較器
能完成比較兩個無符號數大小或是否相等的各種邏輯電路。
1 1位數值比較器：y(a>b)=ab』，y(ab),i(a3.5 加法器
一位加法運算（半加器和全加器），多位加法運算（序列進製加法器和超前進製加法器）
1）半加器（無法實現多位數加法）：不考慮進製，直接將兩個1位二進位制數相加。
s=a』b+ab』=a異或b co=ab
2）全加器（ci是來自低位的進製）：
s=a』b』ci+a』bci』+ab』ci』+abci=a異或b異或ci co=ab+bci+aci
3) 序列進製加法器：由若干個全加器連線而成，進製從最低有效位開始序列傳遞到最高有效位。 電路簡單但速度慢。
4) 超前進製加法器：每個全加器在加法運算開始時就獲得進製輸入訊號。
cii+1=aibi+（ai+bi）cii
74ls283 8421碼的加法，8421碼轉換為餘三碼
3.6 組合邏輯電路的競爭與冒險
由於延遲時間不一致而可能同一輸入訊號的變化傳遞到該閘電路不同輸入端的時間也不一致的現象叫「競爭」。
能夠產生錯誤輸出的競爭稱為「臨界競爭」，否則為「非臨界競爭」。
出現臨界競爭時，輸入訊號的變化引起輸出端相應的短暫性錯誤，產生干擾窄脈衝的現象叫「冒險」。
電路穩態時處於0狀態，競爭引起的尖峰干擾為正向窄脈衝，「靜態0冒險」；
電路穩態時處於1狀態，競爭引起的尖峰干擾為負向窄脈衝，「靜態1冒險」；
判斷競爭冒險現象方法：代數法和卡諾圖法。
消除冒險現象：增加冗餘項，根據產生干擾窄脈衝的特點消除已經產生的窄脈衝。
數字邏輯 時序邏輯電路
觸發器 組合邏輯電路 1 按照時鐘脈衝cp的加入時刻分類 同步時序邏輯 非同步時序邏輯 2 按照輸出變數與輸入變數的關係分類 公尺利型電路有外加輸入訊號 摩爾型電路不需要外加輸入訊號 3 按輸入變數的型別分類 輸入訊號是脈衝，則稱為脈衝控制型時序邏輯電路 輸入訊號是電位，則稱為電位控制型時序邏輯電路...
數字邏輯第五章（同步時序邏輯電路）
一 時序邏輯電路概述 1.時序邏輯電路的結構 由組合電路和儲存電路組成，通過反饋迴路連成整體 有組合電路和邏輯電路組成，具有對過去輸入的記憶功能 包含反饋迴路，通過反饋迴路使電路功能與 時序 相關 電路的輸出由電路當時的輸入和狀態 對過去輸入的記憶的結果 共同決定 2.分類 電路的工作方式 同步時序...
數字邏輯 第六章 時序邏輯電路
2.設計同步時序電路 p169 3.74161 4.74ls90 5.看計數器電路圖，問你這是幾進製計數器 p188 想學習知識點的話就看老師的ppt 這裡光寫一下可能會考的題型，算是看書的引導吧。對照著書看啊 希望可以幫到大家。我可是聽著戰歌碼完的 超熱血！鬼殺隊 另外王白也想吹號 有同步和非同步...