題：使用2-1mux設計inv、and、or、nand、nor。即取反，與，或，與非，非或
mux是能夠根據需要將其中任意一路選出來的電路，又稱資料選擇器。
設計inv：
使用mxu設計inv，需要將s1端接「0」，將s0端接「1」。
設計and：
使用mxu設計and，需要將s1端接a，將s0端接「0」。
設計or：
使用mxu設計or，需要將s1端接「1」，將s0端接b。
nand和nor可以在and和or的基礎上增加乙個inv得到。
可以看出mux相對標準單元inv、and和or具有更好的靈活性，但是2-1mux需要更多的cmos電晶體，即更大的硬體開銷，體現了數字ic設計中設計靈活性和面積效率之間的折中。
類似的，在fpga中構成組合邏輯的查詢表（lut），繼續增強了這種靈活性，或者可重構性，同時也再次增加了硬體開銷。下面是構成inv、and和or邏輯的lut中儲存內容。
可以說，asic中只存在有限的標準單元型別也是一種在靈活性和設計工作量複雜度之間的折中。
靈活性上
全定製asic < 半定製asic 《粗粒度可重構《細粒度可重構（fpga）
面積效率上
全定製asic > 半定製asic>粗粒度可重構》細粒度可重構（fpga）
當設計中存在大量復用的處理單元，將該單元全定製化成乙個標準單元或者巨集模組能夠對整個晶元面積效率的提高起到非常大的改善，並不是說電路級能夠做的一定比rtl級、演算法級要少，根本上還是取決於實際情況。
筆試題6 幸福數字
題目介紹 幸福的數字是由以下過程定義的數字 從任何正整數開始，將數字替換為數字的平方和，並重複該過程，直到數字等於1，例如19是幸福數字。給定乙個數，計算是不是幸運數。思路 while 該位上的數不為0 如果平方和不為1，返回重新計算該平方和的各個位置上數的新的平方和，1000次後還不為1，可能不是...
數字ic筆試面試 題目彙總
1 fpga資源 問你用的哪些fpga，你用的那款fpga的dsp片數，佔了多少資源，響應時間多少 2 專案相關 讓你畫專案的結構框圖，系統框架 3 濾波器設計 4 fpga裡面的slice，為什麼要用ram，資源優化，時序約束，建立時間，chipscope除錯時，取樣率的設定。5 axi協議，問u...
禾賽科技2021數字IC筆試題
筆試題a 1道單選，6道問答 單選1 八進位制數657的16進製表示是什麼？1af 問答 使用1個或非門搭建非門，有幾種方法？使用二輸入mux搭建與非門 化簡邏輯表示式out a b ab b a b 檢測到序列1101時，輸出1，其他情況輸出0，畫出有限狀態機轉移圖 melay狀態機 建立時間違例...