動態重構 01

總結：

本文主要從應用到硬體平台上的對映以及系統執行時軟硬體任務的統一管理兩方面對動態重構系統進行描述。其中應用到硬體平台上的對映方面，對純硬體和包含軟硬體的應用的對映進行詳解。

汲取：動態可重構技術的解釋、動態重構系統的解釋、目前動態重構系統面臨的問題、如何提高動態重構的速率（硬體）。

部分內容的擷取：

動態可重構技術可以利用可重配置硬體的靈活性，使可重配置硬體不同時刻完成不同的功能。

關於可重構系統的兩種解釋：

1、可重構系統的硬體平台大多數都是由微處理器和可重配置硬體構成的，基本思想是利用可重配置硬體的靈活性使系統對大多數應用都具有較高的效能。

2、可重構體系結構是指如果某一計算系統能夠利用可重用的硬體資源，根據不同的應用需求，靈活的改變自身的體系結構，以便為每個特定的應用需求提供與之相匹配的體系結構，那麼這一計算系統就稱為可重構的計算系統，其體系結構稱為可重構的體系結構。

對於可重構系統，如果可重配置硬體僅僅在工作之前被重構，則該系統成為靜態可重構或編譯時可重構系統，如果在系統執行過程中可重配置硬體能夠被重複配置，在不同的時刻完成不同的功能，則該系統稱之為動態可重構或執行時可重構系統。

動態可重構的特點在於硬體結構或器件能夠迅速改變（系統執行過程中）其功能和連線。採用動態可重構關鍵在於重構的處理及提高配置速度。

現在動態可重構系統面臨的瓶頸問題是準備時間過長。準備時間的縮短除了提高器件重配置的速度外，還有關鍵的軟體對配置時間的隱藏。

（包含軟硬體的應用的對映）識別出的需要硬體完成的功能往往比較大，需要進一步將其劃分成可以在硬體平台上時間的規模，該劃分是時空雙向劃分，這是動態可重構技術的集中體現。劃分的依據是配置時間短（提高系統速度）、配置次數少（主要減少系統功耗），硬體資源的利用率高，這是乙個多目標優化問題。

資料查閱：

fpga（現場可程式設計邏輯門陣列）：作為專用積體電路（asic）領域中的一種半定製電路而出現的，既解決了定製電路的不足，又克服了原有可程式設計器件閘電路數有限的缺點。

asic（專用積體電路）：為特定使用者或特定電子系統製作的積體電路。它能實現整機系統的優化設計，效能優越，保密性強。

微處理器：由一片或少數幾片大規模積體電路組成的**處理器。這些電路執行控制部件和算術邏輯部件的功能。

微處理器能完成取指令、執行指令，以及與外界儲存器和邏輯部件交換資訊等操作，是微型計算機的運算控制部分。它可與儲存器和外圍電路晶元組成微型計算機。